PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2000-293709

(43)Date of publication of application: 20.10.2000

(51)Int.Cl. 606T 17/00 606T 11/00

G06T 15/00

(21)Application number : 2000-022197 (71)Applicant : TOSHIBA CORP

(22)Date of filing: 31.01.2000 (72)Inventor: KUNIMATSU ATSUSHI

UENO KIYOJI YASUKAWA HIDEKI WATANABE YUKIO KAMEI TAKAYUKI

AMATSUBO TAKANAO

(30)Priority


Priority number: 11026563 Priority date: 03.02.1999 Priority country: JP

(54) DEVICE, SYSTEM AND METHOD FOR PROCESSING PICTURE

(57)Abstract:

PROBLEM TO BE SOLVED: To realize a high degree of picture processing with an inexpensive system by improving the capacity of a computer which makes the picture processing.

SOLUTION: A picture processor is composed of a main memory 30 which stores information on three-dimensional objects, a plurality of processor cores 34 (34-0 to 34-m), 36 (36-0 to 36-m), and 38 (38-0 to 38-m), and local memories 40 (40-0 to 40-m), 42 (42-0 to 42-m), and 44 (44-0 to 44-m) and shared memories 46 (46-0 to 46-2) which have a plural tree and are connected between the main memory 30 and processor cores 34, 36, and 38 and successively store a part of the lower-level information at higher levels. The picture processor performs picture processing in parallel by means of the processor cores 34, 36, and 38.



(18)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出辦公開番号 特開2000-293709 (P2000-293709A)

(43)公開日 平成12年10月20日(2000, 10, 20)

(51) Int.Cl. ⁷		裁別記号	FI		テーマコート*(参考)
G06T	17/00		G06F	15/62	3 5 0 A
	11/00			15/72	3 5 0
	15/00				450A

審査請求 未請求 請求項の数16 OL (全 31 頁)


(21)出願番号	特類2000-22197(P2000-22197)	(71)出顧人	000003078
			株式会社東芝
(22) 出願日	平成12年1月31日(2000.1.31)		神奈川県川崎市幸区堀川町72番地
		(72)発明者	国松 敦
(31)優先権主张番号	特級平11-26563		神奈川県川崎市幸区小向東芝町1番地 株
(32) 優先日	平成11年2月3日(1999.2.3)		式会社東芝マイクロエレクトロニクスセン
(33)優先權主張国	日本(JP)		夕一内
		(72) 発明者	上野 喜代治
			神奈川県川崎市等区小向東芝町1番地 株
			式会社東芝マイクロエレクトロニクスセン
			夕一内
		(74)代理人	100083806
		(弁理十 三好 茶和 (外7名)
			最終長に続く

(54) 【発明の名称】 画像処理装置、画像処理システムおよび画像処理方法

(57) 【要約】

【課題】 画像処理する計算機の処理能力を向上させ、 高度な画像処理を安価なシステムで実現可能な画像処理 装置、画像処理システムおよび画像処理方法を提供す

【解決手段】 3次元物体の情報を格納する主メモリ3 0、主メモリ30から読み出された3次元物体情報に基 づいて画像処理する、複数のプロセッサコア34,3 6.38、複数の階層を有し、主メモリ30とプロセッ サコア34、36、38との間に接続され、下位レベル の情報の一部を上位レベルに順次格納する、ローカルメ モリ40, 42, 44、共有メモリ46、から成る画像 処理装置である。この画像処理装置は、複数のプロセッ サコア34,36,38による画像処理を並列処理す る。



「特許請求の顧用】

【請求項1】 3次元物体の情報を格納する主記憶部

前記主記憶部から読み出された3次元物体情報に基づいて画像処理する、複数の海算部と、

複数の階層を有し、前記主記憶部と前記演算部との間に 接続され、下位レベルの情報の一部を上位レベルに順次 格納する階層記憶部とを具備し、

前記複数の演算部による画像処理は、並列処理される、 ことを特徴とする画像処理装置。

【請求項2】 前記階層記憶部の最上位レベルを構成する記憶部は、対応する演算部に従属し、かつ高速アクセス可能な、複数の従属記憶部であり、

前記主記憶部は、前記演算部に共有される、ことを特徴 とする請求項1に記載の画像処理装置。

【請求項3】 前記3次二物体の情報は、前記3次二物 体を包含する空間を、複数の 階層で構成された、複数の 小空間に分削された状態で、前記主記憶部に格納される、ことを特徴とする請求項2に記載の画像処理装置。 【請求項4】 3次二物体の情報を格納する主記憶部 と、前記主記憶部から読み出された3次二物体情報に基づいて画像処理する、複数の消算部と、複数の消算部と、複数の階層を有し、前記主記憶部と前記憶部との間に接続され、下位し、心に主記憶部と前記憶部と向に間に接続され、下位していたの情報の一部を上位していた間に大格納する階層記憶部と、春年する、複数の画像処理装置と、

該複数の画像処理装置を相互に接続する通信媒体とを具備し、

前記複数の演算部による画像処理は、並列処理される、 ことを特徴とする画像処理システム。

【請求項5】 前記階層記憶部の最上位レベルを構成す 30 る記憶部は、対応する演算部に従属し、かつ高速アクセス可能な、複数の従属記憶部であり、

前記主記憶部は、前記演算部に共有される、ことを特徴 とする請求項4に記載の画像処理システム。

【請求項6】 前記3次元物体の情報は、前記3次元物体を包含する空間を、複数の時間で構成された、複数の小空間に分割された状態で、前記主記憶部に格納される、ことを特徴とする請求項5に記載の画像処理システム。

【請求項7】 3次元物体の画像処理を分割する工程

記分割された複数の処理を、複数の演算部に配分するエ

程と、 該複数の演算部で、配分された処理を、並列に行なう工

程とを少なくとも含み、 前記3次元物体の情報は、前記3次元物体を包含する空 間を、複数の階層で構成された、複数の小空間に分割さ

間を、複数の階層で構成された。複数の小空間に分割された状態で、主記憶部に格納される、ことを特徴とする 画像処理方法。

【請求項8】 前記3次元物体は、

3次元座標軸および時間軸で定義された4次元空間に存 在すると共に、

複数の点で定義された第10平面図形と、複数の点で定義された、複数の第20平面図形の組み合わせで定義された第10立体図形と、少なくとも1つの関数で定義された第20立体図形、のうちの少なくとも1つである、ことを特徴とする請求項3に記載の画像処理装置。

【請求項9】 前記3次元物体は、 3次元座標軸および時間軸で定義された4次元空間に存

3 次元座標軸および時間軸で定義された 4 次元空間に存 10 在すると共に、

複数の点で定義された第1の平面図形と、複数の点で定義された。複数の点での一般数の第2の平面図形の組み合わせで定義された第1の支柱図形と、多なくとも1つの関数で定義された第2の立体図形。のうちの少なくとも1つである。ことを特徴とする請求項のに記載の画像処理システム。 「請求項10] 前記録画程燈館のデータ類域は、3次元時候情報を格賞する領域と、に論理例または物理的に分割される。ことを特徴とする請求項また記載の画像処理経過。

20 【請求項11】 前記疑属記憶部のデータ領域は、3次 元空間の階階構造を格替する領域と、3次元時に情報を 格情する領域と、に論即等とは特別時に分割される、 ことを特徴とする請求項6に記載の画像処理システム。 【請求項12】 前記複数の演算部部と接続する通信機 はは、複数の演算部部、同一または近郊のアセス2領域 にアクセス要求する場合には、それ5アクセス要求を結 合する、待ち行列手段を備える、ことを特徴とする請求 項1に記載の画像処理整理。

【請求項13】 前記複数の演算部間を接続する通信媒体は、複数の演算部が、同一または近傍のアクセス領域 にアクセス要求する場合には、それらアクセス要求を結 合する、待ち行列手段を備える、ことを特徴とする請求 項4に記載の画像処理システム。

【請求項14】 視点から画面上の1つの画素を通過する半直線と、3次元物体と、を交差判定し、該判定の結果から前記画素の画像処理をする画像処理方法におい

3次元空間内の複数の3次元物体の中から1つ選択し、 該選択された3次元物体の情報を取得する第1の工程

該取得された情報に基づいて、前記画面上のすべての画 素について交差判定する第2の工程と、

前記3次元空間内のすべての3次元物体に対して、前記 第1および第2の工程を実行する第3の工程とを少なく とも含むことを特徴とする画像処理方法。

【請求項15】 3次元物体の連続画像を生成する画像 処理方法において、連続画像を表示する画面の1コマを 分割する工程と、

該分割された複数の領域を、複数の演算部に割り当てる 50 工程と、 該複数の演算部で、割り当てられた領域を、並列処理する工程と、

該処理の結果に応じて、前記複数の演算部それぞれの処理時間が等しくなるように、次の1コマを分割する工程 とを少なくとも含むことを特徴とする画像処理方法。 【請求項16】 3次元物体の画像を生成する画像処理 方法において、

画像を表示する画面を分割する工程と、

該分割された複数の領域を、複数の演算部に割り当てる T程と

該複数の演算部で、割り当てられた領域を、並列処理する工程とを少なくとも含み、

前記並列処理する工程は、割り当てられた領域の処理が 終了した演算部は、他の演算部に割り当てられた未終了 の領域を処理する工程を含む、ことを特徴とする画像処 理方法。

【発明の詳細な説明】

[0001]

[0002]

【従来の技術】コンピュータで文字や静止画、動画(アニメーション)を加工する画像処理は、その画像データ の大きさから、非常に負荷の大きい処理となる、そのた め、レンダリング処理等の画像処理は、スーパーコンピ ュータやハイエンドワークステーション等の高値な設備 を必要とする。

【0003】一方、3次元物体をポリゴンに分割し、ポリゴンを処理単位として描画する画像処理は、安値なシステムで実現可能である。しかしなから、高精研で図象のある場象を指摘しようとすれば光の反射や屋折、煙などの粒子の動き等を再現しなければならない。すなわり、物はかあたかも3次元空間に存在するように描画するためには、物体の配置(遠くにある物の一部は、近くにある物によって隠れる)や、光線の加減(光源に面した部分は明るく、光弧と反射の面は暗り、)物体の材質(鏡面なら光源からの光を反射し、透明の物体なら光線を活過させる。ととを考慮し、それらによって物体がどのように見えるかを計算しなければならない。その結果、高能なシステムや膨大な処理が開か結局を変となる。

[0004]

【発明が解決しようとする課題】近年、今まで高価なス ーパーコンピュータやワークステーションによらなけれ ば得られなかった高精細かつ質感のある3次元グラフィ ックスを、安価なシステムで実現することが強く望まれ るようになって来ている。 【0005】本発明は、上述の如き事情に鑑みて成されたものであり、その目的は、レンダリング処理の高速化および高効率化を図り、低コストのシステムを実現できる面像処理装置を提供することである。

【0006】本発明の他の目的は、画像処理の高速化 高効率化を実現する、複数の画像処理装置、を含む画像 処理システムであって、低コストのシステムを提供する ことである。

【0007】本発明のさらに他の目的は、レンダリング 10 処理の高速化および高効率化を関り、低コストのシステ ムを実現できる画像処理方法を提供することである。 【0008】

【課題を解決するための手段】上記課題を解決するため、本等則は、3.次元的体の情報を格請する主記憶部と、その主記機部から認み出される3次元的体の情報を格請する主記憶部といて画像処理する、複数の演算部と、複数の階層を有し、主記憶部と60年を2000年を

【0009】本預期の第2の特徴は、第1の特徴で述べ た画像処理装置において、3次元物体の情報は、その3 次元物体を包含する空間を、複数の時間で構成された、 複数の小空間に分削された状態で、主記憶部に格飾さ れ、その3次元物体は、3次元施無軸および時間軸で定義 送された4次元空間に存在すると妹、複数の点で定義 された第1の平面原形と、複数の点で定義された、複数 の第2の平面図形の組み合わせで定義された第1の立体 図形と、少なくとも1つの関数で定義された第2の立体 図形、少ちなりを41つであることである。

(1001の) 本契明の第3 3中機は、第1 7中機で述べ た商権処理装置において、除層温度部の最上位レベルを 構成する記憶部は、対応する演算部に従属し、かつ高速 アクセス可能な、複数の従順配性部であり、その従順配 領域と、3次元他間の路野構造を格納する 領域と、3次元他は高性を格納する領域と、に連理的ま たは特理的に分割される。ととである。また、従順記憶 部のテータ領域は、3次元他は今間をは、3次元 元的体を格納する領域と、3次元的体情報を保持するメ モリ港と、メモリ部中の3次元物体情報を保持するメ モリ港と、メモリ部中の3次元物体情報を保持するメ ・ メモリ部に存出し、は13次 が、メモリ部中で存在しない場合、メモリ部へ選と メモリの一部とを置き換え、要求された3次元物体情報 をメモリ部に読み出す場響部とを少なくとも有するよう に続けていました。

【0011】本発明の第4の特徴は、第1の特徴で述べ た画像処理装置において、複数の演算部間を接続する通 信媒体は、複数の演算部が、同一または近傍のアクセス 50 節域にアクセス要求する場合には、それらアクセス要求 を結合する、待ち行列手段を備えることである。

【0012】本発明の第5の特徴は、視点から画面上の 1つの画素を通過する半直線と、3次元物体と、を交差 判定し、その判定の結果から両素の画像処理をする画像 処理方法において、3次元空間内の複数の3次元物体の 中から1つ選択し、その選択された3次元物体の情報を 取得する第1の工程と、その取得された情報に基づい て、画面上のすべての画素について交差判定する第2の 工程と、3次元空間内のすべての3次元物体に対して、 第1および第2の工程を実行する第3の工程とを少なく

【0013】本発明の第6の特徴は、3次元物体の連続 画像を生成する画像処理方法において、連続画像を表示 する画面の1コマを分割する工程と、その分割された複 数の領域を、複数の演算部に割り当てる工程と、その複 数の演算部で、割り当てられた領域を、並列処理する工 程と、その並列処理の結果に応じて、複数の演算部それ ぞれの処理時間が等しくなるように、次の1コマを分割 する工程とを少なくとも含むことである。

を生成する画像処理方法において、画像を表示する画面 を分割する工程と、その分割された複数の領域を、複数 の油簋部に削り当てる工程と、その複数の油簋部で、割 り当てられた領域を、並列処理する工程とを含むことで ある。ここで、その並列処理する工程は、割り当てられ た領域の処理が終了した演算部は、他の演算部に割り当 てられた未終了の領域を処理する工程を含む。

[0015]

とも含むことである。

【発明の実施の形態】まず最初に、本発明に係るレンダ リングおよびそのアルゴリズムであるレイトレーシング 30 について説明し、次に、本発明に係る画像処理装置、画 像処理システム、および画像処理方法について7つの実 旅の形態を用いて説明する。

【0016】 (レンダリングおよびレイトレーシング) 本発明に係る画像処理は、3次元グラフィック処理の1 つであるレンダリング(rendering)を利用する。そし て、そのレンダリングの手法として、本発明に係る画像 処理は、処理の並列性が高く、かつ比較的小さいデータ で処理が可能なレイトレーシング (rav tracing) とい 方体や球等の物体は数式でモデル化されるため、取り扱 われるデータ量は、各オブジェクトをポリゴンで分割す る、従来の場合よりも小さくなる。また、視点からの光 線を各画素に飛ばし、交差する物体の彩度や明度を計算 するので、各画素の計算を独立して行うことが可能とな る。

【0017】図1は、本発明に係る画像処理で使用され るレイトレーシングを説明する概念図である。図1に示 すように、光源10から出た光は、さまざまなオブジェ クト12.14.16に当たり、吸収、反射、屈折され 50 それぞれに従属するローカルメモリ44-0.44-

て観測者の目(視点)18に届く。レイトレーシングで は、各オプジェクト12、14、16の反射や透過など を視点18から所定の画素20を通る光線(レイ)22 をさかのぼって追跡する。そして、最初に交差したオブ ジェクト14をその画素20に描くべきものとし、最終 的なイメージを計算する。レイトレーシングでは、各オ プジェクト12. 14. 16の輝度や、透明度、反射等 が忠実に再現され、非常にリアルな画像を描写できる。 しかしながら、レイトレーシングは、全ての画素につい ての計算が必要である、オブジェクト数が増加すると計 算量が急速に増大する、等の理由から、強力な処理能力 が要求されるという問題点を含んでいる。

【0018】そこで、このレイトレーシングと呼ばれる アルゴリズムを、ハードウェアで構成することを考えて みる。図1に示したスクリーン24は、無数の画素20 が集まって構成され、さらに、各画素20は、並列に処 理可能である。しかしながら、各画素20を並列処理す れば、異なる画素20の計算に同一のオプジェクトデー タが同時に必要となる場合が生じ、その結果、メモリ・ 【0014】本発明の第7の特徴は、3次元物体の画像20アクセスの競合を招くおそれがある。本発明は、幾つか の画素20の計算には同じオブジェクトデータが使用さ れるというデータの局所性(locality)、すなわちメモ リ・アクセスの局所性、を利用することにより、各画素 20の計算およびメモリ構造の分割・階層化を図るもの である。

【0019】本発明においては、まず、図2に示すよう に、図1のスクリーン24は、複数のサブ・スクリーン 26に均等に分割される。さらに各サブ・スクリーン2 6は、複数のサブ・サブ・スクリーン28に均等に分割 される。次に、図3に示すように、各種のオプジェクト データが格納された主メモリ30と、主メモリ30を共 有する複数のプロセッサ32-0,32-1,32- 32-nと、からなるシステムが構成される。 プロセッサ32-0は、複数のプロセッサコア34-0, 34-1, ···, 34-mと、プロセッサコア34- 34-1、…、34-mぞれぞれに従属するローカ ルメモリ40-0, 40-1, ···, 40-mと、ローカ ルメモリ40-0, …, 40-mそれぞれと接続し、プ ロセッサコア34-0. ··· 34-mによって共有され うアルゴリズムを使用する。レイトレーシングでは、立 40 る共有メモリ46-0と、を有している。プロセッサ3 2-1は、複数のプロセッサコア36-0, 36-1, ···. 36-mと、プロセッサコア36-0, 36-1. ···、36-mそれぞれに従属するローカルメモリ42-0, 42-1, ···, 42-mと、ローカルメモリ42- …. 42-mそれぞれと接続し、プロセッサコア3 6-0, …, 36-mによって共有される共有メモリ4 6-1と、を有している。プロセッサ32-2は、複数 のプロセッサコア38-0, 38-1, ···, 38-m と、プロセッサコア38-0、38-1、···、38-m

(5)

1, ···, 44-mと、ローカルメモリ44-0, ···, 4 4-mそれぞれと接続し、プロセッサコア38-0, …、38-mによって共有される共有メモリ46-2 と、を有している。ローカルメモリ40-0, …, 40 -m, 42-0, ···, 42-m, 44-0, ···, 44mは、主メモリ30および共有メモリ46-0、46- 46-2より、小容量かつ高速アクセス可能であ る。以下、図示はしないが、プロセッサ32-3. …. 32-nについても同様である。

【0020】そして、図2の複数のサブ・スクリーン2 10 0, …, 36-m, 38-0, …, 38-m, …に割り 6それぞれが、図3のプロセッサ32-0, 32-1. ···. 32-nそれぞれに割り当てられる。さらに、サブ スクリーン26を構成するサブ・サブ・スクリーン2 8それぞれが、各プロセッサ32-0、32-1、… 32-n内のプロセッサコア34-0, ···, 34-m, 36-0, ..., 36-m, 38-0, ..., 38-m, ... それぞれに割り当てられる。たとえば図2のサブ・スク リーン26 aが図3のプロセッサ32-1に割り当てら れ、サブ・スクリーン26 a内のサブ・サブ・スクリー -0に割り当てられる。上記のように、各プロセッサ3 2-0, 32-1, …, 32-nは共有メモリ46- 46-1. …. 46-nを有しており、この共有メ モリ46-0、46-1、…、46-nは各プロセッサ 32-1, 32-2, …, 32-n内の複数のプロセッ サコア34-0, ···, 34-m, 36-0, ···, 36m, 38-0, …, 38-m, …によって共有されてい る。各プロセッサ32-0、32-1、…、32-n は、割り当てられたサブ・スクリーン26の処理で使用 されるオブジェクトデータを主メモリ30から読み込 む。そして、読み出されたデータを、それぞれの共有メ モリ46-0, 46-1, …, 46-nに格納する。さ らに、各プロセッサコア34-0, ···, 34-m, 36 -0, ..., 36-m, 38-0, ..., 38-m, ...tt, 割り当てられたサブ・サブ・スクリーン28の処理で使 用されるオブジェクトデータを共有メモリ46-0. 46-1, …, 46-nから読み込む。そして読み出され たデータを、それぞれのローカルメモリ40-0, …, 40-m, 42-0, ..., 42-m, 44-0, ..., 44-m. …に格納する。

【0021】 このような構成によれば、各プロセッサ3 2-0. 32-1. …. 32-nの、主メモリ30に対 するデータ・アクセス回数を抑制できる。それにより、 非常に並列度の高い処理を実現できる。結果的には、高 度な画像処理を効率的に行うことが可能となる。なお、 上記の例では、各プロセッサ32-0,32-1,32 -2. ···. 32-n内に複数のプロセッサコア34- $0, \dots, 34 = m, 36 = 0, \dots, 36 = m, 38 =$ 0, …, 38-m, …が存在する場合について説明した アであっても構わない。また、共有メモリ46-0,4 6-1, 46-2, …, 46-nは必ずしも必要はな い。すなわち、各ローカルメモリ40-0、…、40 $m, 42-0, \dots, 42-m, 44-0, \dots, 44$ m. …が主メモリ30に直接接続されていてももちろん 構わない。さらに、図1のスクリーン24の分割方法に おいても、図2に示した例に限定されるわけではなく。 最終的にスクリーン24内の幾つかのまとまった画素を 1つのプロセッサコア34-0, ···, 34-m, 36-当てるようにすれば良い。たとえば図2では、各プロセ ッサコア34-0, ···, 34-m, 36-0, ···, 36 -m, 38-0, …, 38-m, …に4×4つの画素が 割り当てられている。すなわち、各サブ・サブ・スクリ ーン28は4×4つの画素から構成されている。

【0022】次に、上述したレイトレーシングにOctree (オクツリー)を用いる場合について説明する。オクツ リーは、レイトレーシングにおいて、各オブジェクトと 光線との交差判定を効率的に行うための探索手法であ ン28aがプロセッサ32-1内のプロセッサコア36 20 る。具体的には、処理対象となる3次元オブジェクト空 間を所定の分割条件に基づいて分割することにより、分 割後の空間の大半をオプジェクトが存在しない状態、あ るいはその大部分を単一のオブジェクトが占めている状 態、とする空間分割手法である。図4 (A) および

(B) に、オクツリーの例を示す。図4(A)が、2次 元のオクツリーを、図4(B)が、3次元のオクツリー を示している。図4(A)では、2次元空間がx方向に 2分割、v方向に2分割され、サブ空間a、b、c、d が形成されている。図4 (B) では、3次元空間がx方 30 向に2分割、y方向に2分割、z方向に2分割され、サ プ空間a、b、c、d、e、f、g、hが形成されてい る。各方向の分割の数は上記のように2分割に限られ ず、それ以外でもよい。以下では、説明の簡単化を図る ため、図4(A)に示す2次元空間の場合を用いて説明

【0023】図5は、9つのオブジェクト (obi0, obi obi2, …, obi8) が存在する2次元空間に対し て、2次元のオクツリーを適用した図である。2次元空 間の分割は次の条件に基づいている。

40 【0024】(1) サブ空間内に3つ以上のオブジェク トが存在すること。

【0025】かつ、

(2) 分割階層が2レベル以下であること。

【0026】本発明は、図5の階層的に分割された空間 と図3のシステムのメモリ構造との対応づけを行うこと により、効率的なデータ・アクセスを実現する。図6 に、図5の階層構造の空間をレイトレーシングに適用し た例を示す。レイトレーシングでは、各オブジェクトを 数式でモデル化する。したがって、データ量は各オブジ が、その劉は任意である。たとえば1つのプロセッサコ 50 ェクトの大きさではなく、処理対象の空間内に存在する

オブジェクトの数に比例して増大することになる。ここ で、上記のオクツリーを用いることで、各サブ空間を占 めるオブジェクトの数をできるだけ少なく、理想的には 1つにすることができる。すなわち、各サブ空間に存在 するオブジェクトのデータ量は低減されるので、各サブ 空間のオブジェクトデータ全体を、図3の各ローカルメ € 940-0, ···, 40-m, 42-0, ···, 42m、44-0、…、44-m、…に格納することが可能 となる。したがって、図3の各プロセッサコア34- $0, \dots, 34-m, 36-0, \dots, 36-m, 38-$ 0, …, 38-m, …は割り当てられた画素の計算に必 要なオプジェクトデータを、それぞれのローカルメモリ 40-0, ..., 40-m, 42-0, ..., 42-m, 44-0. …. 44-m. …にあらかじめ読み込むことが できるようになる。さらに、各プロセッサコア34- $0, \dots, 34-m, 36-0, \dots, 36-m, 38-$ …,38-m, …が必要とするデータが、それぞれ に従属するローカルメモリ40-0, …, 40-m、4 2-0, ···, 42-m, 44-0, ···, 44-m, ···k 存在しない場合、つまりミスヒットの場合には、共有メ 20 システムは、たとえば次のようにして画像処理を実行す モリ46-0, 46-1, 46-2, …, 46-nか ら、その必要なデータを読み込めば良い。共有メモリ4 6-0. 46-1. 46-2. ···. 46-nkt. Hit の空間におけるオブジェクトデータが格納されているか らである。本発明によれば、オブジェクトデータの取得 を効率的に行い、それにより、交差判定の効率化・高速 化を図ることができる。

【0027】 (第1の実施の形態) 図7は、本発明の第 1の実施の形態に係る画像処理システムの構成を示す図 である。図7に示すように、本発明の第1の実施の形態 30 に係る画像処理システムは、画像処理を行なう、複数の プロセッサコア48を備え、この複数のプロセッサコア 48をネットワーク50で互いに接続した、複数のチッ プ52を有している。そして、複数のチップ52を備 え、この物数のチップ52をネットワーク54で互いに 接続した、複数のボード56を有している。さらに、複 数のボード56を備え、この複数のボード56をバス (図示しない) で互いに接続した、複数のコンピュータ 58を有している。この複数のコンピュータ58は、ネ ットワーク60で互いに接続されている。各プロセッサ 40 コア48は、それぞれに従属するローカルメモリ(図示 しない)を備えている。各チップ52は、それぞれに従 属する共有メモリ62を備え、その共有メモリ62は各 チップ52内の、複数のプロセッサコア48によって共 有される。また、処理対象である3次元空間は、上述し たオクツリーによって階層化されている。各共有メモリ 62は、階層化されたオブジェクトデータを格納する。 【0028】本発明の第1の実施の形態に係る画像処理 システムでは、たとえば画像1コマを描画する場合、そ

分割されたそれぞれのサブ領域の描画処理を各コンピュ ータ58に割り当てる。各コンピュータ58に割り当て られたサブ領域はさらに分割され、分割されたサブ・サ ブ領域の描画処理を各ボード56に割り当てる。各ボー ド56内では、割り当てられたサブ・サブ領域がさらに 分割され、分割されたサブ・サブ・サブ領域の描画処理 を各プロセッサコア48に割り当てる。このように、本 発明の第1の実施の形態に係る画像処理システムでは、 画像1コマを小領域、すなわち幾つかの画素の集り、に 10 分割し、各小領域の描画処理を各プロセッサコア48に 分配する。そして、各小領域の描画処理を各プロセッサ コアが並列に行う。このため、画像1コマ全体について の描画処理を高速かつ効率良く行うことができる。上記 の例では、画像1コマを複数のプロセッサコア48で分 担して描画処理する場合について記載したが、本発明 は、これに限られることはない。たとえば動画の処理を 行う場合には、各画像1コマの描画処理を各コンピュー タ58に割り当てることも可能である。 【0029】本発明の第1の実施の形態に係る画像処理

る。図8は、本発明の第1の実施の形態に係る画像処理 方法の処理手順を示すフローチャートである。図8に示 すように、まず、処理対象である面像を、図2に例示し たように、順次分割する(ステップS101)。そし て、各プロセッサコア48に、分割された領域の描画処 理を分配する (ステップ S 1 0 2)。各プロセッサコア 48は、分配された領域の描画処理に必要なオブジェク トデータを主メモリや共有メモリから読み込み、その読 み込まれたデータをそれぞれに従属するローカルメモリ に格納する(ステップS103)。次に、各プロセッサ コア48は、割り当てられた領域の描画処理を行う。こ の描画処理は、各プロセッサコア48により、並列に行 われる (ステップ S 1 0 4) 。全プロセッサコア 4 8 の 描画処理が終了すると(ステップS105YES). す べての領域の描画結果から処理対象となる画像の生成を 行う。生成された画像が、ディスプレイに表示された り、画像データとして記録媒体に記憶されると(ステッ プS106)、画像処理が終了する。

【0030】 (第2の実施の形態) 次に、本発明の第2 の実施の形態について説明する。本発明の第2の実施の 形態は、処理対象である画像が、静止画像とは異なり、 時間とともに内容が変化する動画(アニメーション)で ある例を示すものである。アニメーションは、一連の連 続画像を画面に表示することによって、生成される。こ のため、レンダリングは、時間が少しずつ異なる複数の フレームそれぞれに対して、実行されることになる。さ らに、オクツリーの分割も各フレームごとに行なわなけ ればならない。すなわち、アニメーションにおいては、 フレームが変われば3次元オブジェクトの位置、形状、 の画像1コマは所定の面積ごとに分割される。そして、 50 出現、消滅等にも変化が生じる。したがって、フレーム

```
が変わるたびに空間分割をやり直す必要がある。その結
果、フレームの変化ごとに、主メモリ等からローカルメ
モリにサブ空間情報を転送し直すことが必要となる。
【0031】本発明の第2の実施の形態においては、描
画される3次元オブジェクトの情報に時間情報を付加し
たオプジェクト情報(以下、「4次元オブジェクト情
報」と呼ぶ)を生成する。そして、この4次元オブジェ
クト情報に基づいて、時間方向を考慮して、オクツリー
による空間分割を行うものである。時間情報を考慮して
空間分割を行うことで、フレーム変化ごとの空間分割を 10
できるだけ少なくすることが可能となる。それにより、
主メモリ等からローカルメモリへの情報転送回数を低減
し、処理全体の高速化を図ることができる。以下、本第
2の実施の形態について詳細に説明する。
【0032】最初に、本発明の第2の実施の形態に係る
4次元オブジェクト情報について説明する。4次元オブ
ジェクト情報は、x座標、y座標、z座標およびt座標
で規定される4次元空間で定義される。4次元オブジェ
クト情報は、周知の3次元オブジェクト情報に時間情報
を付加したものである。時間情報の例としてはたとえば 20 と呼ぶ)
```

次のようなものがある。 【0033】(1)式 x 座標: x = 3・t+4 v 座標: v = 4 · t + 5 z 座標: z = 5 · t + 6 時間の定義域:0≤t≤10

ここで、 t は時間を示すパラメータである。以下も同様 である。

[0034] (2)式

 $x \cdot x + y \cdot y + z \cdot z + t \cdot t = 10 \cdot 10$ 時間の定義域:-10≤t≤10

(3)数列

 $\{t:x\} = \{0:-1, 1: 2, 2: 4\}$ $\{t: y\} = \{0: 0, 1:-1, 2:-2\}$ $\{t:z\} = \{0: 2, 1: 2, 2: 5\}$

ここで、数列によって時間情報を格納した場合、未定義 の時間は、線形補間やスプライン補間等の周知のルール によって、補間される。上記の例では、たとえば t= 0. 5が未定義の時間である。ただし、補間することな く、すべての時間を数列化することも可能である。

【0035】次に、4次元オブジェクト情報としてはた とえば次のようなものがある。

【0036】(1)移動する三角形(以下、「obj0」 と呼ぶ)

[頂点1]

x 座標: x = 1

y 座標: y=1

z 座標: z = 1 - t

頂点2

x 廖標: x = 2

```
y 座標: y = 1
z 座標: z = 1 - t
[頂点3]
```

x 座標: x = 1 y座標: y=2

z 座標: z = 1 - t

ここで、時間の定義域は $0.5 \le t \le 2$ である。 【0037】(2)だんだんと小さくなって消える球

(以下、「obi1」と呼ぶ)

 $x \cdot x + y \cdot y + z \cdot z + t \cdot t = 1$ ここで、時間の定義域は $0 \le t \le 1$ である。

【0038】(3)移動する球(以下、「obi2」と呼 3

 $(x-1, 1) \cdot (x-1, 1) + (y-1, 1) \cdot$ (y-1, 1) + (z-((-t/100)-1,

5)) • (z - ((-t/100) - 1.5)) = 0.01 . 0. 01

ここで、時間の定義域は $0 \le t \le 2$ である。

【0039】(4)移動する四面体(以下、「obj3」

[頂点1]

x座標: $\{t:x\} = \{-2:-1, 2:-1\}$ y座標: $\{t:y\} = \{-2:-1, 2:-1\}$ z座標: {t:z} = {-2:-1, 2:-0, 5}

[頂点2]

 $x \triangle w$: $\{t:x\} = \{-2:-2, 2:-2\}$ y 座標: $\{t:y\} = \{-2:-1, 2:-1\}$

 $z \triangle \emptyset$: $\{t:z\} = \{-2:-1, 2:-0, 5\}$ 「頂点3]

30 x座標: {t:x} = {-2:-1, 2:-1} $v \triangle w$: $\{t:v\} = \{-2:-2, 2:-2\}$

z 座標: $\{t:z\} = \{-2:-1, 2:-0.5\}$

[頂点4] $x 座標: \{t:x\} = \{-2:-1, 2:-1\}$

y 座標: $\{t:y\} = \{-2:-1, 2:-1\}$ z 座標: $\{t:z\} = \{-2:-2, 2:-1, 5\}$

ここで、時間 $t = -2 \ge t = 2 \ge 0$ 間は、たとえば線形 補間を行えばよい。

【0040】次に、上記の4次元オブジェクト (obi0.0 40 bi1,obi2,obi3) が存在する 4 次元空間を空間分割する 場合について説明する。図9は,本発明の第2の実施の 形態に係る画像処理方法の処理手順を示すフローチャー トである。図9に示すように、最初、4次元空間の設定 が実行される。4次元空間の設定は、上記の4次元オブ ジェクトすべてが、その4次元空間に含まれるように、

行われる(ステップS201)。上記のオブジェクトが すべて含まれる4次元空間(初期値)としては、たとえ ば次に示すものがある。

 $[0\ 0\ 4\ 1] - 2 \le x \le 2, -2 \le y \le 2, -2 \le z \le$

50 2, $-2 \le t \le 2$

次に、設定された4次元空間の空間分割が実行される (ステップS202)。空間分割は、予め定められた分 割条件に基づいて実行される。分割条件としてはたとえ ば次のようなものがある。

【0042】(1)分割対象となる空間に、所定の数以 上のオブジェクトが存在すること。

【0043】かつ

(2)最大分割階層レベルを超えていないこと。 【0044】 ここでは、「所定の数」を"3"、「最大 分割階層レベル」を"3"、とする。初期値として設定 10 サブ時空間 5:obj1 された、上記の4次元空間には上記のオブジェクト(ob i0.obi1.obi2.obi3) が4つ存在する。当然ながら、分 割も行われていない。つまり、分割階層レベルはゼロで ある。したがって、上記の分割条件は成立し、空間分割

が行われる。上記の4次元空間に対して、x軸、y軸、 z軸、t軸それぞれについて2分割を行うと、以下のサ ブ時空間が生成される。

[0045]

サブ時空間 $0:0 \le x \le 2$, $0 \le y \le 2$, $0 \le z \le 2$,

サブ時空間 $1:-2 \le x \le 0$, $0 \le y \le 2$, $0 \le z \le$ $2, 0 \le t \le 2$

サブ時空間 $2:0 \le x \le 2$, $-2 \le y \le 0$, $0 \le z \le$

2. $0 \le t \le 2$ サブ時空間 $3:-2 \le x \le 0$, $-2 \le y \le 0$, $0 \le z \le$

 $2.0 \le t \le 2$ サプ時空間 $4:0 \le x \le 2$, $0 \le y \le 2$, $-2 \le z \le$

 $0, 0 \le t \le 2$

サブ時空間 $5:-2 \le x \le 0$, $0 \le y \le 2$, $-2 \le z \le$ $0. 0 \le t \le 2$ サブ時空間 $6:0 \le x \le 2$, $-2 \le y \le 0$, $-2 \le z \le$

 $0, 0 \le t \le 2$

サブ時空間 $7:-2 \le x \le 0$, $-2 \le y \le 0$, $-2 \le z$ ≤ 0 , $0 \leq t \leq 2$

サブ時空間8:0 \le x \le 2,0 \le y \le 2,0 \le z \le 2,

サプ時空間 $9:-2 \le x \le 0$, $0 \le y \le 2$, $0 \le z \le$ 2, $-2 \le t \le 0$

サプ時空間 $1 \ 0 : 0 \le x \le 2, -2 \le y \le 0, 0 \le z \le$

2, $-2 \le t \le 0$

サプ時空間 1 1: $-2 \le x \le 0$, $-2 \le y \le 0$, $0 \le z$ ≤ 2 , $-2 \leq t \leq 0$

サプ時空間 $1 \ 2 : 0 \le x \le 2$, $0 \le y \le 2$, $-2 \le z \le$ $0, -2 \le t \le 0$

サブ時空間 $1 \ 3 : -2 \le x \le 0$, $0 \le y \le 2$, $-2 \le z$

 $\leq 0, -2 \leq t \leq 0$ サブ時空間 1 4:0 \leq x \leq 2, $-2 \leq$ y \leq 0, $-2 \leq$ z

 ≤ 0 , $-2 \leq t \leq 0$ サブ時空間 $1.5: -2 \le x \le 0$, $-2 \le y \le 0$, $-2 \le$

 $z \le 0$, $-2 \le t \le 0$

生成されたサブ時空間0乃至15のうち、次のサブ時空 間がオブジェクト (obj0,obj1,obj2,obj3) のうちの少 なくとも1つを包含する。

1.4

[0046]

サブ時空間 0: obj 0, obj 1

サブ時空間1:obj1 サブ時空間 2: obj 1

サブ時空間3:obj1

サブ時空間 4: obj 0, obj 1, obj 2

サブ時空間 6: obj 1

サブ時空間7:obi1,obi3

サブ時空間15:obj3

上記から明らかなように、サブ時空間4は、3つのオブ ジェクトを含んでおり、かつ分割階層レベルは"1"で ある。すなわち、サブ時空間 4 に関しては、分割条件が 成立する。したがって、サブ時空間4については、さら に空間分割が実行される。サブ時空間 4 に対して、x 軸、v軸、z軸、t軸それぞれについて2分割を行う

20 と、以下のサブ時空間がさらに生成される。

[0047]

サブ時空間 $4-0:1 \le x \le 2, 1 \le y \le 2, -1 \le z$ ≤ 0 , $1 \leq t \leq 2$

サプ時空間 $4-1:0 \le x \le 1$, $1 \le y \le 2$, $-1 \le z$ ≤ 0 , $1 \leq t \leq 2$

サプ時空間 $4-2:1 \le x \le 2, 0 \le y \le 1, -1 \le z$ ≤ 0 , $1 \leq t \leq 2$ サプ時空間 $4-3:0 \le x \le 1, 0 \le y \le 1, -1 \le z$

 ≤ 0 , $1 \leq t \leq 2$ 30 サブ時空間 4-4:1≤x≤2,1≤y≤2,-2≤z

 ≤ -1 , $1 \leq t \leq 2$ サプ時空間 $4-5:0 \le x \le 1$, $1 \le y \le 2$, $-2 \le z$

 ≤ -1 , $1 \leq t \leq 2$ サブ時空間 $4-6:1 \le x \le 2, 0 \le y \le 1, -2 \le z$

 ≤ -1 , $1 \leq t \leq 2$ サブ時空間 $4-7:0 \le x \le 1, 0 \le y \le 1, -2 \le z$

 ≤ -1 , $1 \leq t \leq 2$ サブ時空間 $4-8:1 \le x \le 2$, $1 \le y \le 2$, $-1 \le z$

 ≤ 0 , $0 \leq t \leq 1$ 40 サブ時空間4-9:0≤x≤1,1≤y≤2,-1≤z

 ≤ 0 , $0 \leq t \leq 1$

サブ時空間 $4-10:1 \le x \le 2, 0 \le y \le 1, -1 \le$

 $z \le 0$, $0 \le t \le 1$ サブ時空間 $4-11:0 \le x \le 1, 0 \le y \le 1, -1 \le$

 $z \leq 0$, $0 \leq t \leq 1$ サブ時空間 $4-12:1 \le x \le 2$, $1 \le y \le 2$, $-2 \le$ $z \le -1$, $0 \le t \le 1$

サブ時空間 $4-13:0 \le x \le 1$, $1 \le y \le 2$, $-2 \le$ $z \leq -1$, $0 \leq t \leq 1$

50 サブ時空間 4-14:1≤x≤2,0≤y≤1,-2≤

15 $z \leq -1$, $0 \leq t \leq 1$ サプ時空間 $4-15:0 \le x \le 1$, $0 \le y \le 1$, $-2 \le$ $z \le -1$, $0 \le t \le 1$ 生成されたサブ時空間4-0乃至4-15のうち、次の サブ時空間がオブジェクト (obj0,obj1,obj2,obj3) の うち少なくとも1つを包含する。 [0048] サブ時空間 4-0:obi 0 サブ時空間 4-4:ob12 サブ時空間 4-8:obj 0 サブ時空間 4-11:obi1 サブ時空間 4-12:obi 2 上記から明らかなように、サブ時空間 4-0, 4-4, 4-8. 4-11. 4-12のいずれも、1つのオブジ ェクトのみを包含する。したがって、分割条件は成立せ ず、ここで空間分割は終了する。

[0 0 4 9] 次に、生成されたサブ時空間を用いて、レッグリングによる画像処理が実行される(ステップS2) 0 3)。レングリングに用いるブルゴリズムは、レイトレーシングであるとする。図6 に例示するように、拠点 20 フトスカリーンが定義される、視点はよびスクリーンは、時間と共に変化しないものとする。ここでは、次のように脱点とスクリーンが定義される。スクリーンは、4つのまで接受まれる。スクリーンは、4つのまで接受まれる。スクリーンは、4つのまで接受まれる。スクリーンは、4つのまで接受まれば、アニメーションを表示する場合において、(10053]以上説明したように、本発明の第2の実施に脱点とスクリーンが定義される。スクリーンは、4つの影響によれば、アニメーションを表示する場合において、(15053)

【0050】(1)視点

(x, y, z) = (1, 1, 4)

(2) スクリーン

 $(x,\ y,\ z)=(1.\ 1,\ 1.\ 1,\ 3)$

(x, y, z) = (1, 1, 0, 9, 3)

(x, y, z) = (0.9, 0.9, 3)(x, y, z) = (0.9, 1.1, 3)

次に、定義されたスクリーン上に1点(以下、「A点」 と呼ぶ)が、さらに定義される。そして、観点からこの A点を通る直線が、通過するサブ時空間が特定される。 たとえばA点が、次の摩標を有するとする。

【0051】A点座標: (x, y, z) = (1.01, 1.01,3)

視点と A 点を結ぶ直線は、サブ時空間 0、サブ時空間 4、サブ時空間 8 およびサブ時空間 1 2 を通過する。 したがって、A 点に対応する画表の処理が削り 写てられた 40 プロセッサコアは、サブ時空間 1 2 のオブジェクトデータを主メモリ等から誘う込み、後端するローカルメモリに格納さる。そして、プロセッサコアは、ローカルメモリに格納されたオブジェクトデータを用いて、A 点に対応する画表の描画 処理を実行する。

[0052] とこで、上記のサブ時空間は、時間情報を 付加したオブジェクト情報に基づいて空間分割されたも 点、圧点しと のである。したがって、拠点と A点を結ぶ直線が通過す る、サブ時空間の、サブ時空間 8 まよび 50 (0056)

サブ時空間12は、時間に応じて使用される。 すなわ ち、 $-2 \le t \le 0$ では、サブ時空間 8 およびサブ時空間 12が使用され、 $0 \le t \le 2$ では、サブ時空間0および サブ時空間 4 が使用される。たとえば時間単位"1"を $607\nu - \Delta \xi t = 12$ 0フレーム)では、サブ時空間8および12のオブジェ クトデータの転送が行われ、 $0 \le t \le 2$ (60×2=1 20フレーム)では、サブ時空間 0 および 4 のオブジェ クトデータの転送が実行される。したがって、ローカル 10 メモリへのデータ転送回数は高々4回である。一方、フ レームごとに空間分割をやり直し、主メモリ等からロー カルメモリにサブ空間情報を転送し直すと、データ転送 回数は、非常に大きいものとなる。つまり、サブ時空間 0 および8がサブ空間0 に相当し、サブ時空間4 および 1 2がサブ空間 4 に相当する場合、-2≤t≤0(12 0フレーム) において、サブ空間 0 および 4 のオブジェ クトデータの転送が120フレームそれぞれについて実 行され、 $0 \le t \le 2$ (120フレーム) においても、サ プ空間 0 および 4 のオブジェクトデータの転送が 1 2 0 カルメモリへのデータ転送回数は480回となる。

【0053】又上説明したように、本学師の第2の実施 の形態によれば、アニメーションを表示する場合にない て、主メモリとローカルメモリ間のデータ転送画数を低 減することできる。それにより、画像処理の高速化を図 ることが可能となる。また、本学師とか書2の実施の形態 では、次に使用されるサブ時空間を予請することができ る。このため、各プロセッサに従属するローカルメモリ へのサブ時空間情報のプリロード方可能となり、画像処 理のより一種のまり一種の変更変更できる。

【0054】上記の第2の実施の形態では、レンダリン グに用いるアルゴリズムとしてレイトレーシングを用い て説明したが、本発明はこれに限られるものではない。 たとえばアルゴリズムとしてビームトレーシングを用い ても良い。ビームトレーシングでは、スクリーンを複数 のサブ・スクリーンに分割し、分割されたサブ・スクリ ーンを各プロセッサに割り当てる。各プロセッサは、割 り当てられたサブ・スクリーンの画像処理を行う。図1 0に、図5の階層構造の空間をビームトレーシングに適 用した例を示す。この例では、スクリーンを8つのサブ ・スクリーンに分割している。たとえばサブ・スクリー ン3の処理には、12個のサブ空間が必要とされる。 【0055】 ここで、図9のステップS203のレンダ リングにビームトレーシングが用いられた場合、ビーム が通過するサブ空間は次のようになる。視点およびスク リーンの座標は上記と同様である。サブ・スクリーン は、スクリーントの4つの点(以下、「B点、C点、D 点、E点 | と呼ぶ) で定義される。たとえばB点、C 点、D点およびE点が、次の座標を有するとする。

B点座標: (x, y, z) = (1.01, 1.01, 3)

C点座標: (x, y, z) = (1.01, 1.02,

D点座標: (x, y, z) = (1.02, 1.02, 3)

E点座標: (x, y, z) = (1.02, 1.01,

視点とB、C、DおよびE点とを結ぶビームは、サブ時 空間0、サブ時空間4、サブ時空間8およびサブ時空間 10 る。したがって、高速にオブジェクトデータの読み込み

12を通過する。 【0057】本発明の第2の実施の形態では、画像の作 成手法としてパウンディングボリュームを用いても良 い。レイトレーシングやピームトレーシングでは、オブ ジェクトが複雑な形状を有する場合や、交差判定に膨大 な計算時間を要する場合がある。バウンディングボリュ 一ムは、複雑な形状を有するオブジェクトを単純なオブ ジェクトで包み込み、その単純なオブジェクトに対して 交差判定を行う。したがって、計算時間の短縮化が図ら この手法においても、上述したサブ時空間の利用が可能

である。このため、レンダリングを用いた場合と同様

に、転送回数の低減を図ることができる。

【0058】 (第3の実施の形態) 次に、本発明の第3 の実施の形態について説明する。本発明の第3の実施の 形態は、上記の第1および第2の実施の形態のプロセッ サコアの構造に関する。上記のオクツリー等の探索木を 用いて3次元オブジェクト空間を分割した場合、各プロ セッサコアが画像処理する際に必要となるデータは、大 構造に関するデータ(以下、「階層構造データ」と呼 ぶ) と、オブジェクトに関するデータ(以下、「オブジ ェクトデータ」と呼ぶ)、である。第1および第2の実 旅の形態で述べたように、各プロヤッサコアは、割り当 てられた領域の画像処理に必要なデータを、それぞれに 従属するローカルメモリに記憶する。本発明の第3の実 施の形態に係るプロセッサコアは、上記の階層構造デー タとオブジェクトデータの両方を同一のローカルメモリ に記憶せずに、論理的または物理的に独立した異なるロ 一カルメモリに別々に記憶する。

【0059】図11(A)および(B)は、本発明の第 3の実施の形態に係るプロセッサの構成を示すプロック 図である。図11(A)に示すプロセッサコア64は、 1つのデータキャッシュ66を論理的に2つの領域66 a および 6 6 b に 分割する。 そして、 各領域 6 6 a. 6 6 bに、階層構造データおよびオブジェクトデータそれ ぞれを記憶する。たとえば領域66aに階層機造データ を記憶し、領域66bにオブジェクトデータを記憶す る。一方、図11 (B) のプロセッサコア68は、階層

と、オブジェクトデータを記憶するオブジェクトデータ キャッシュ72と、を備える。このプロセッサコア68 では、キャッシュ内に格納するデータの特性によって、 各キャッシュメモリを最適化できる。たとえばオブジェ クトデータは読み出しアクセスだけで書き込みアクセス がないデータである。したがって、オブジェクトデータ キャッシュ72をたとえばスクラッチパッドで構成すれ ば良い。スクラッチパッドは、高速メモリで構成され、 データの読み込みを高速に行うことができるものであ が可能となり、画像処理の高速化が図られる。

19

【0060】次に、図11(B)のオブジェクトデータ キャッシュ72について詳細に説明する。最初に、一般 的なキャッシュの構造について簡単に説明する。キャッ シュの構造には、フルアソシアティブ (full associati ve) 方式とダイレクトマップ (direct map) 方式があ る。図12(A)および(B)に、一般的なキャッシュ 構造を示す。図12(A)が、フルアソシアティブ方式 のキャッシュ構造であり、図12(B)が、ダイレクト れる。また、モーションプラー手法を利用しても良い。 20 マップ方式のキャッシュ構造である。図12(A)およ び(B)のキャッシュ構造のいずれにおいても、アドレ スのタグとキャッシュ中のタグの比較を行ないながら、 データ読み出しの処理が実行される。アドレスのタグと キャッシュ中のタゲとが等しく、有効ビットが設定され ていれば、読み出しはキャッシュをヒットする。そし て、対応するラインのデータが読み出される。そうでな い場合は、読み出しはキャッシュをミスし、主メモリか ら該当するデータがリフィルされ、その後、そのデータ が読み出される。いずれのキャッシュ構造であっても、 別して2つに分類される。すなわち、3次元空間の階層 30 データの最小単位であるラインのサイズは固定されてい る。そして、データのヒットチェック、リフィル等は、 ラインごとに実行される。

【0061】図13に、本発明の第3の実施の形態に係 るオブジェクトデータキャッシュに格納されるオブジェ クトデータ例を示す。画像処理などの分野においては、 データは、オブジェクトと呼ばれる、ある程度大きな単 位で、処理される場合がある。図13に示したオブジェ クトデータは、球体のオブジェクトに関するデータであ り、球に関する半径や、座標、色などの情報の集合であ 40 る。図13に例示した、オブジェクトデータの特徴とし ては、次のものが挙げられる。

【0062】(1)1つのオブジェクトに関するデータ は、メモリ上にまとまって配置される。

【0063】(2) データに対するアクセスは、1つの オブジェクトを単位として実行される。

【0064】(3)不要なデータは、1つオブジェクト を単位として発生する。

【0065】図13に例示するように、1つのオブジェ クトの半径、座標等の属性を示すデータの各アドレス 構造データを記憶する階層構造データキャッシュ 7.0 50 は、そのオブジェクトの先頭アドレスからのオフセット

(以下、「オフセット」と呼ぶ) によって表現すること ができる。したがって、上述したタグの比較は、オブジ ェクトの先頭アドレスに対してのみ行なえば十分であ る。しかしながら、上記の図12(A)および(B) に 示したキャッシュ構造では、同一のオブジェクトのデー タであっても、メモリ・アドレスによって個々に管理さ れている。このため、オブジェクトデータの読み出し、 は、オブジェクト単位ではなく、キャッシュのライン単 位で、上述したタグの比較が実行されてしまう。このこ とは、無用なタグ比較を招くこととなり、タグ比較に要 10 するコストを増大させてしまう。

【0066】また、オブジェクトデータの読み出しがミ スした場合、メインメモリからそのデータが読み出さ れ、キャッシュのデータ部分に格納される。ところが、 このキャッシュの入れ替えは、実際にデータがアクセス されるまでは、実行されない。このため、同一のオブジ ェクトに関するデータであって、連続的に使用されるデ ータがミスした場合には、各データのリフィルは、各デ ータアクセスごとに発生してしまう。その結果、演算処 理とリフィル処理が、交互に発生し、システムのパフォ 20 であることを示すvalid信号もCPU84に渡される。 ーマンスを低下させてしまう。

【0067】本発明の第3の実施の形態に係るオブジェ クトデータキャッシュは、データの取り扱いを、キャッ シュのラインごとではなく、オブジェクトごとに、行な うことを可能とする。それにより、ヒットチェックに要 する時間を短縮し、ハードウェアのコストを減少させる ことができる。また、データを先読みすることで、シス テムのパフォーマンスを向上させることができる。さら に、不要なオブジェクトデータを一括消去し、データ使 用の効率化を図ることもできる。

【0068】図14に、本発明の第3の実施の形態に係 るオブジェクトキャッシュの構造を示す。図14に示す ように、本発明の第3の実施の形態に係るオブジェクト キャッシュ74は、オブジェクトデータを保持するキャ ッシュメモリ76と、キャッシュメモリ76中に配置さ れたオブジェクトデータを示すキャッシュテーブル78 と、メインメモリ80に対してデータ転送を指令するオ ブジェクトトランスファコントローラ82と、を少なく とも備える。

【0069】図15(A)に示すように、キャッシュメ 40 モリ76は、各オブジェクトデータを格納するデータフ ィールドと、そのデータが有効か否かを示すvalid bit フィールドと、そのデータに対応する、キャッシュテー ブル78中のエントリNo. を示すエントリNo. フィ ールドと、からなる、複数のラインを有している。ま た、キャッシュテーブル78は、上記の図12(A)お よび(B) に示したキャッシュ構造を採り、図15

(B) に示すように、各オプジェクトデータを格納す る、キャッシュメモリ76中のラインのスタートライン ラインに格納されたオブジェクトの識別番号を示すオブ ジェクトNo. フィールドと、そのスタートラインN o. が有効か否かを示すvalid bitフィールドと、から なる、複数のエントリを有している。

20

【0070】次に、本発明の第3の実施の形態に係るオ ブジェクトキャッシュの動作について図14、図15 (A) および(B) を用いて説明する。図14、図15 (A) および(B) では、データ読み出しの際には、C PU84は、オブジェクトの識別番号およびオフセット を、オブジェクトキャッシュ74に指示するものとす る。CPU84によるデータアクセス要求があった場 合、そのデータがキャッシュメモリ76内に存在すれば (オブジェクトヒット)、キャッシュテーブル78か ら、そのデータに対応するスタートラインNo. が出力 される。出力されたスタートラインNo、と、CPU8 4からのオフセットとは、加算器86によって加算さ れ、キャッシュメモリ76に出力される。そして、キャ ッシュメモリ76に格納されたオブジェクトデータがC PU84に出力され、それと同時に、そのデータが有効 【0071】一方、CPU84によって要求されたデー タがキャッシュメモリ76中に存在しなければ(オブジ ェクトミス)、valid信号はCPU84に出力されな い。CPU84は、オプジェクト識別番号をオプジェク トトランスファコントローラ82に渡し、オブジェクト トランスファコントローラ82にキャッシュメモリ76 へのデータ転送を指示する。オブジェクトトランスファ コントローラ82は、受け取ったオブジェクト識別番号 のオプジェクトデータすべてを、主メモリ80から読み 出し、キャッシュメモリ76にリフィルする。このリフ ィルの際、オブジェクトの各データの大きさが一定であ れば、主メモリ80から一定量のデータが転送される。 一方、オブジェクトの各データの大きさが異なる場合に は、異なる大きさのデータが転送されることになる。こ のリフィルの作業は、オプジェクトトランスファコント ローラ82によって実行され、CPU84の動作とは独 立に行われる。各データのリフィルが順次終了次第、C PU84にそのデータおよびvalid信号が出力される。 また、その出力されたデータを用いた、CPU84の処 理と並列して、その他のデータのリフィルも実行され る。

【0072】本発明の第3の実施の形態に係るオブジェ クトキャッシュ74では、ヒットチェックが、キャッシ ュメモリ76の各ラインに対してではなく、キャッシュ テーブル78の各エントリに対して実行される。キャッ シュテーブル78のエントリの数は、キャッシュメモリ 7.6のラインの数と比べて小さいので、ヒットチェック のコストを低減できる。また、オブジェクトデータ全体 がリフィルされるので、同一オブジェクトのデータが連 No. を示すスタートラインNo. フィールドと、その 50 続して利用される場合には、必要なデータのプリロード

が可能となる。このため、データリフィルのペナルティ ーを小さくできる。

【0073】次に、本発明の第3の実施の形態に係るオプジェクトキャッシュの動作をより詳細に説明する。ここでは、関16に示すように、関140キャッシュメモリ76が、各ラインを配置可能な場所が2つ存在する。2ウェイセットアソンティブ方式を採り、一方、キャッシュテーブル78が、各エントリの配理場所が固定されない、フルアソシアティブ方式を採用する。キャッシュテーブル78は、CAM (Content Addressable Nemo 10 アリクを用いて、キャッシュメーブ 10 の各ラインを求める。なお、以下では、オブジェクトヒットの場合とオブジェクトミスの場合を分けて説明するが、実際には、これらは物例処理される。

[0074] 初期状態では、キャッシュスモリ76 およびキャッシュテーブル78のすべての知は bitは、ゼロである。そして、CPU8 4によるデータアクセス要求があると、キャッシュテーブル78は、CPU8 4からオブジュクト議別番号を受け取る。オブジュクト議別番号を受け取る。オブジュクト議別番号を受け取ったキャッシュテーブル78は、次のもの20を出力する。

【0075】(1) 入力されたオブジェクト識別番号が、キャッシュテーブル78中に存在することを示すヒット信号

- (2) 入力されたオブジェクト識別信号のオブジェクト の各データを格納する、キャッシュメモリ76中のラインのスタートラインNo.
- (3) スタートラインNo. が有効であることを示すva lid信号
- (4) キャッシュテーブル78中のいずれのエントリが 30 ヒットしたかを示すヒットエントリNo.
- ここで、上記の(2)乃至(4)は、上記の(1)がセットされている場合のみに有効である。

【0076】オブジェクトヒットの場合、上記の(1) はセットされるので、上記の(2) 万至(4)は存効と なる。そして、加算器86によって、(2)のスタート ラインNo.とオフセットが加算される。キャッシュメ セリ76〜のアクセスは、その加算された器やであるア ドレスに対して、行われる。アクセスされると、キャッ シュメモリ76は、各ウェイから、次の信号を出力す る。

【0077】(5) アクセスされたラインが有効である ことを示すvalid信号

- (6) そのラインがキャッシュテーブル78のどのエントリに対応するかを示すエントリNo.
- (7) そのラインに格納されたオブジェクトデータ ここで、上記の(6) および(7) は、上記の(5) が セットされている場合のみに有効である。
- 【0078】オブジェクトヒットの場合、いずれかのウェイでは、上記の(4)のヒットエントリNo.と

(6) のエントリN o. とか一致する。そして、一致したウェイの (5) のvalid信号およひ (7) のオフジケトデータが選択される、選択されたオフジェクトデータはC P U 8 4 に曲力されるvalid信号は、上記の (1)、(3)、(4)と各ウェイの (6)との比較結果の論理和、および選択された (5)、の論理報となる。

22

【0079】次に、オブジェクトミスの場合について図 17を用いて説明する。オブジェクト説別語号を受け取ったキャッシュテープル78は、要求されたオブジェクトのデータが、キャッシュメモリ76中に存在しないとを示すミス信号を、オブジェクトトランスファコントローラ82は、ボータ転送可能状態であれば、キャッシュアープル78中のいずれのエントリに書き込みするかを示す情報(refilenty No.)を、内臓されたレジスタ88に保持する。この情報は、オブジェクトデータの転送が終了するまで保持される。

【0080】また、オブジェクトトランスファコントローラ82は、オブジェクト調助番号を取得し、主メモリ80中における、そのオブジェクトデータの格納場所を物定する。主メモリ80中に、そのオブジェクトデータの開始アドレスやデータサイズが保持されている場合には、オブジェクトトランスファコントローラ82は、それらを取得し、データ転送生輸える。

【0082】また、オブジェクトトランスファコントローラ82は、書き込み信号(writeenable)、書き込み が行われるウェイ番号、書き込みが行われる。キャッシュメモリ76中のラインNの・、を出力する。書き込みが行われるラインNの・は、オブジェクトトランスファーコントローラ82が信仰する。具体的には、ラインNの・は、スタートラインNの・から順に、書き込みが行われる度に、1ずつカウントアップさせることで、決定される。オブジェクトトランスファコントローラ82は、キャッシュメモリ76の各ラインのエントリNの・フィールドに、そのラインに対応するキャッシュテーブル78中のエントリNの・を書き込み、データフィールドに、そのラインに対応するキャッシュテーブル78中のエントリNの・を書き込み、データフィール

き込む。ウェイの選択は、LRU法などによって行なえ ば良い。また、転送されるオブジェクトデータによって は、再利用の可能性が、СРИ84の演算結果から求め られる場合がある。この場合には、オブジェクトトラン スファコントローラ82が、CPU84から情報を得る ことで、ウェイの選択を実行できる。

【0083】キャッシュメモリ76は、データ書き込み と同時に、各ラインのvalid bitをセットする。すでにv alid bitがセットされているラインについては、そのラ インのエントリNo. フィールドに格納されたエントリ No. をキャッシュテーブル78に出力する。キャッシ ュテーブル78は、受け取ったエントリNo.のエント リのvalid bitをリセットし、そのエントリを無効にす

【0084】次に、本発明の第3の実施の形態に係るキ ャッシュメモリ76およびキャッシュテーブル78に対 する書き込みが、どのようにして行われるかについて図 18、図19(a)乃至(e)を用いて説明する。図1 8は、主メモリ80中に格納された複数のオブジェクト 8のデータがキャッシュメモリ76に書き込まれる際 の、キャッシュメモリ76およびキャッシュテーブル7 8の内容の変化を示す図である。説明の簡単化を図るた め、図18の各オブジェクトは、オブジェクト1、オブ ジェクト2. オブジェクト3. …. オブジェクト8の順 でCPU84からアクセスされるものとする。また、図 19(a) 乃至(e) では、キャッシュメモリ76が、 1ウェイ16ラインであり、キャッシュテーブル78 が、4エントリであるとする。

【0085】まず、初期化状態では、キャッシュメモリ 30 76 およびキャッシュテーブル78のすべてのvalid bi tは、リセットされている。この場合、CPU84がオ ブジェクト1に対してアクセス要求しても、キャッシュ テーブル78中には、オブジェクト1に対応するエント リは存在しない (図19 (a) 参照)。したがって、キ ャッシュメモリ76の0ラインから順に、オブジェクト 1のデータがリフィルされる。また、同時に、このリフ ィルが、キャッシュテーブル78の0エントリに対応す ることも、書き込まれる。一方、キャッシュテーブル7 8には、書き込まれたデータがオブジェクト1のもので 40 あることと、そのデータが書き込まれたラインのスター トラインNo. と、が書き込まれる(図19(b)参 照)。СРU84がオブジェクト2に対してアクセス要 求した場合も同様に行われる(図19(c)参照)。

【0086】次に、CPU84がオブジェクト3に対し てアクセス要求した場合、キャッシュテーブル78の2 エントリにオブジェクト3に関する情報が書き込まれ、 キャッシュメモリ76のライン12から順にオブジェク トデータが書き込まれる(図19(d)参照)。キャッ シュメモリ76の15ラインまで書き込まれると、再び 50 を1つにまとめることで、アクセス要求の競合を同群

0ラインから書き込みが行われる。この時、0ラインお よび1ラインに対応する、キャッシュテーブル78の0 エントリのvalid bitは、リセットされる(図19 (e)参照)。

24

【0087】 (第4の実施の形態) 次に、本発用の第4 の実施の形態について説明する。複数のノードと1つの ターゲットがネットワークで相互に接続されているシス テムにおいて、複数のノードからターゲットに対して同 時にアクセス要求が起きた場合、そのアクセス要求の競 合によってシステム全体の性能が低下してしまう場合が ある。この性能低下は、図7に示した第1の実施の形態 の画像処理システムにおいても、同様に起こり得る。す なわち、図7のチップ52、ボード56、コンピュータ 58それぞれの内部においても、アクセス要求の競合が 起こり得る。複数のコンピュータ58を接続するネット ワーク60においても、もちろん同様である。本発明の 第4の実施の形態は、複数のノードから同時に1つのタ ーゲットにアクセス要求が頻繁に生じる画像処理システ ムに係るものである。すなわち、同一のターゲットに対 のデータの例である。図19(a) 乃至(e)は、図120 する、複数のアクセス要求を1つにまとめてパースト転 送を行うことで、各ノードからターゲットへのアクセス 待ち時間(レイテンシ)を小さくし、システム全体の性 能低下を防止するものである。

【0088】以下、本発明の第4の実施の形態について 図20に示すシステム構成を用いて説明する。図20 は、単一の共有メモリ90とn個のプロセッサ92-0、92-1、···、92-n-1とが、ネットワーク9 4を介して接続された、共有メモリ型マルチプロセッサ を示している。もちろん、本発明の適用範囲は、マルチ プロセッサに限られるものではない。まず最初に、本発 明の第4の実施の形態に係るコンパイン機能(Combinin g機能) および拡張コンパイン機能(拡張Combining機 能) について説明する。

【0089】 (コンパイン機能) 図21は、図20のプ ロセッサ92-0からのアクセス要求とプロセッサ92 1からのアクセス要求の両方が、共有メモリ90の 「0x1000」番地への読み込みアクセスである場合を示し ている。この場合、この2つのアクセス要求を1つにま とめ、1つのアクセス要求として取り扱うことで、アク セス競合は避けられる。この2つのアクセス要求を1つ にまとめて取り扱う機能を「コンパイン機能」と呼ぶ。 このコンバイン機能によって、2つのプロセッサ92- 92-1からの読み込みアクセスは1つにまとめら れ、その1つの読み込みアクセスに基づいて、共有メモ リ90の「0x1000」番地のデータが読み出される。そし て、その読み出されたデータは2つのプロセッサ92- 92-1それぞれに送られる。このようにコンパイ ン機能は、同一のアドレスに対するアクセス要求を複数 のプロセッサが同時に行った場合に、そのアクセス要求

し、それにより各プロセッサのアクセス待ち時間を低減 できる。

【0090】(拡張コンパイン機能)図22(A)は、 図20のプロセッサ92-0からの1ワード(4パイ) ト) アクセス要求が、共有メモリ90の「0x1000」番地 への読み込みアクセス、プロセッサ92-1からの1ワ ードアクセス要求が、「0x1004」番地への読み込むアク セス、である場合を示している。この場合、2つの読み 込み先アドレスが同じではないため、上記のコンパイン 機能によっては2つのアクセス要求を1つにまとめるこ とはできない。拡張コンパインは、上記のコンバイン機 能とは異なり、図22(B)に示すように、異なるアド レスに対する複数のアクセス要求を、1つにまとめるこ とができるものである。この拡張コンパイン機能は、各 ノードからの複数のアクセス要求が互いに近接するアド レスに対して行われることが多いシステムにおいて非常 に有効なものである。もちろん、同一アドレスに対する 複数のアクセス要求の場合であっても構わない。

【0091】次に、本発明の第4の実施の形態に係る待 ち行列(queue)システムについて説明する。本発明の 20 第4の実施の形態に係る待ち行列システムは、上記の拡 張コンパイン機能を取り入れたシステムである。図23 に、本発明の第4の実施の形態に係る待ち行列システム の構成を示す。この待ち行列システムは、図20に示し たマルチプロセッサに適用された例である。図23に示 すように、本発明の第4の実施の形態に係る待ち行列シ ステムは、調停部96と、比較部98と、待ち行列部1 00と、マルチキャスト部102と、を少なくとも備え る。以下、それぞれについて説明する。

【0092】(調停部) LSI内部では、高い動作周波 30 数が要求される。このため、図20のn個のプロセッサ 92-0, …, 92-n-1 すべてから同時に共有メモ リ90にアクセス要求があった場合、1クロック・サイ クル内で、それらすべてのアクセス要求を比較し、 F記 の拡帯コンパインを実行することは現実的には困難であ る。図23の調停部96は、複数のアクセス要求の中か ら、比較部98に送られるアクセス要求を、1クロック サイクルごとに決定する。図24に、調停部96の構 成を示す。図24に示すように、この調停部96は、マ ルチプレクサ104と、アクセステーブル106と、を 40 少なくとも備える。マルチプレクサ104は、複数のプ ロセッサ92-0. ···. 92-n-1からのアクセス要 求の中から幾つかを選び出し、比較部98に送る。マル チプレクサ104は、最大n個のアクセス要求の中か ら、最大k本のアクセス要求を選択できる。アクセステ ープル106は、アクセス要求が待ち行列部100に格 納されているプロセッサを示す。複数のビットを有して いる。各ビットは、プロセッサ92-0. ···. 92-n - 1 それぞれに対応する。そして、各ビットは、待ち行 列部100にアクセス要求が格納されると、"1"にセ 50 ス要求の数の増大を図っている。このことは、各部が互

ットされ、そのアクセス要求が実行されるまで"1"を 保持する。マルチプレクサ104は、アクセステーブル 106を参照して、比較部98に送るアクセス要求を選 択する。

26

【0093】 ここで、待ち行列部100がブロッキング (blocking) である場合、調停部96は、待ち行列部1 0.0にアクセス要求がすでに格納されているプロセッサ からの新たなアクセス要求は選択しない。一方、ノンブ ロッキング (nonblocking) な待ち行列部100の場

合、アクセステーブル106に各プロセッサからのアク セス要求を過去何サイクル前に受け付けたか、あるいは 各プロセッサからのアクセス要求を過去幾つ受け付けた かを示せばよい。アクセステーブル106を参照してア クセス要求を選択すれば、各プロセッサからのアクセス 要求をより公平に調停(アービトレーション)すること が可能となる。なお、この場合には、アクセステーブル 106は、各プロセッサに複数のビットを割り当てて、 各プロセッサからのアクセス要求の状態を示すことにな

【0094】(比較部) 比較部98は、調停部96によ って選択されたアクセス要求と待ち行列部100の各エ ントリに格納されたアクセス要求とを比較する。図25 に、比較部98の構成を示す。比較部98は、まず最初 に、調停部96によって選択されたアクセス要求と待ち 行列部100の先頭エントリに格納されているアクセス 要求と、を比較する。この2つのアクセス要求が拡張コ ンパイン可能であれば、比較部98は、調停部96で選 択されたアクセス要求を待ち行列部100の先頭エント りにそのまま送る。そして、送られたアクセス要求は、 先頭エントリに格納されているアクセス要求と拡張コン パインされる。一方、拡張コンパイン不可能である場合 には、調停部96によって選択されたアクセス要求を、 待ち行列部100の第2番目のエントリに格納されてい るアクセス要求と比較する。この2つのアクセス要求が 拡張コンパイン可能であれば、待ち行列部100に送 る。一方、不可能である場合には、待ち行列部100の 第3番目のエントリに格納されているアクセス要求と比 較する。以下同様にして比較を行い、待ち行列部100 のすべてのエントリに格納されているアクセス要求と拡 張コンバイン不可能である場合には、調停部96によっ て選択されたアクセス要求を、待ち行列部100の最後 尾のエントリに格納する。これらの比較処理は、処理凍 度向上のため、パイプライン処理で実行される。

【0095】調停部96は、複数のプロセッサからのア クセス要求の中から幾つかを選び出し、比較部98に出 力する。このため、拡張コンバインの可能性が低下して しまうおそれがある。本発明の第4の実施の形態では、 調停部96および比較部98の動作周波数をその他の動 作周波数の逓倍とすることで、一度に受け付けるアクセ

いに独立動作していることに基づくものである。 【0096】(待ち行列部)待ち行列部100は、複数 のエントリを有しており、各エントリにプロセッサから のアクセス要求を格納する。各エントリに格納されたア クセス要求は、先に格納された順に待ち行列部100か ら取り出される。図26に、待ち行列部100の各エン トリの構成を示す。各エントリは、アクセス要求が読み 込み動作であるか書き込み動作であるかを示す、1ビッ ト、アクセス要求のアクセスタイプ(たとえば、パース トモード、ワードモード、ハーフモードおよびパイトモ 10 ードの4種類)を示す、2ピット、ターゲットアドレス を示す、そのアドレス幅分だけの、ビット、を備える。 また、各エントリは、拡張コンパインの結果を記憶する コンパイン情報テーブルを有する。このテーブルの実施 方法は種々あるが、たとえば8つのプロセッサから構成 され、最大バースト数が8であるシステムの場合、バー ストアクセスに関するテーブルは、図27に示すテーブ ルとなる。このテーブルは、プロセッサ0からアドレス 「0x1010」への4word-Burst-readと、プロセッサ1か らアドレス「0x1008」への 2 word-Burst-readと、プロ セッサ2およびプロセッサ3からアドレス「0x1000」へ の 2 word-Burst-readと、が拡張コンパインされている ことを示している。また、ワード/ハーフ/パイトアク セスに関するテーブルは、図28に示すテープルとな る。このテーブルはプロセッサ2およびプロセッサ5か らアドレス「0x1000」へのByte-readと、プロセッサ4 からアドレス「0x1002」へのBvte-Readと、が拡張コン パインされていることを示している。

【0097】 ここで、待ち行列部 100は、書き込み動 いる。このパッファメモリは、スタック構造を採用し、 その構造に追加された最新のデータを最初に使用するよ うになっている。そのため、待ち行列部100の各エン トリそれぞれに対応してメモリ領域を確保する必要はな い。したがって、メモリコスト低減の点から望ましいも のである。また、このパッファメモリはスタックポイン タを内蔵する。スタックポインタ1、2、3はパッファ メモリのどこからデータを取り出すかを指示するレジス タである。具体的にはどのエントリの書き込み要求につ いてのデータであるかを指示している。図29のバッフ 40 アメモリでは一番下にあるデータ1が現在アクセス中若 しくは最も近未来にアクセスされるデータである。

【0098】 (第5の実施の形態) 次に、本発明の第5 の実施の形態について説明する。レイトレーシングは、 各画素ごとにオブジェクトとの交差判定を行ない、交差 するオブジェクトの彩度や明度を計算する。このため、 交差判定対象のオプジェクトデータの総量が、プロセッ サに従属するローカルメモリの容量に比べて大きいと、 ローカルメモリに対するオブジェクトデータの入れ替え が頻繁に発生することになる。本発明の第5の実施の形 50 したがって、転送回数は大幅に低減され、その結果、両

態は、各オプジェクトごとに各画素の交差判定を行うこ とで、主メモリから各プロセッサのローカルメモリへの オプジェクトデータの転送を最小限に抑え、それにより 画像処理の高速化を図るものである。ここでは、各プロ セッサには、画面全体の中の4×4 (=16) 画素が割 り当てられている。また、各プロセッサは、割り当てら れた画素の処理の涂中の状態を保存するステータステー ブルを有している。このステータステーブルは、画素の 数だけのエントリを有してる。16個の画素を処理する プロセッサのステータステーブルは、16個のエントリ を有することになる。各エントリは、オブジェクト識別 番号、交点座標、および、視点から交点までの距離、そ れぞれを格納する3つのフィールドを備える。オブジェ クト識別暗号に換えて、オブジェクトデータを格納する 主メモリ上の開始アドレスとしても良い。なお、以下で は、それぞれを、オブジェクトフィールド、交点座標フ ィールド、距離フィールドと呼ぶ。

【0099】本発明の第5の実施の形態の動作は次の通 りである。図30は、本発明の第5の実施の形態に係る 画像処理方法の処理手順を示すフローチャートである。 最初に、ステータステーブルが初期化される。すなわ ち、ステータステーブルの各エントリのオブジェクトフ ィールド、交点座標フィールドは初期化され、距離フィ ールドは無限大に設定される(ステップS301)。任 意のオプジェクトが選択され、そのオプジェクトデータ が主メモリからローカルメモリに読み込まれる(ステッ プS302)。次に、1つの画素が選択され(ステップ S303)、その画素を通る光線と上記のステップS3 02で選択されたオブジェクトとの交差判定が行われ 作時のデータを格納するためのパッファメモリを備えて 30 る。交差する場合には、視点からその交点までの距離が 求められる。そして、その求められた結果が、距離フィ ールドの値よりも小さければ、オブジェクトフィール ド、交点座標フィールドおよび距離フィールドの書き換 えが行われる (ステップ S 3 0 4) 。 すべての画素につ いて 上記のステップ S 3 0 4 が実行され (ステップ S 3 05YES)、すべてのオプジェクトについて上記のス テップS303およびステップS304が実行されると (ステップS306YES)、この動作は終了する。 【0100】この動作終了後、各画素に対応するエント リには、交差判定の結果が示されている。すなわち、い ずれのオブジェクトとも交差しない画素の距離フィール ドは無限大のままである。一方、いずれかのオブジェク トと交差する画素のオブジェクトフィールドは、その交 差するオブジェクト識別番号を、交点座標フィールド は、その交点座標を、距離フィールドは、視点からその 交点までの距離を、それぞれ格納しているはずである。 【0 1 0 1 】 本発明の第5の実施の形態によれば、主メ モリからローカルメモリへのオブジェクトデータの転送 は、そのオブジェクトの数だけ行えばよいことになる。

像処理の高速化が図られることになる。なお、オブジェ クトデータをスクリーン上に透視変換することで、各オ ブジェクトについて交差特性の不吸な画素をつめ特定す ることが可能である。この場合には、交差判定自体の回 数も低減され、より画像処理の高速化が促進されること にたる

【0 1 0 2 】次に、処理対象の 3 次元空間が上記のオク ツリーにより空間分割されている場合における、本発明 の第5の実施の形態について説明する。この場合には、 各プロセッサのステータステーブルの各エントリには、 上記のオブジェクトフィールド、交点座標フィールド、 距離フィールドに加えて、対応する画素の処理が終了し たか否かを示す終了フィールド、次に処理されるサブ空 間を示すサブ空間フィールド、をさらに備える。この場 合の動作は次の通りである。図31は、本発明の第5の 実施の形態に係る画像処理方法の処理手順を示すフロー チャートであって、処理対象の3次元空間がオケツリー で空間分割されている場合を示すフローチャートであ る。まず最初に、ステータステーブルが初期化される。 すなわち、各エントリのオブジェクトフィールド、交点 20 座標フィールド、サブ空間フィールドが初期化され、終 了フィールドが未終了状態、距離フィールドが無限大に 設定される(ステップS401)。終了フィールドが未 終了状態である画素すべてが選択され(ステップS40 2) 各画表に対応する光線が次に通過するサブ空間が 特定される。その特定されたサブ空間の番号が各画素に 対応するエントリのサブ空間フィールドに書き込まれ る。ただし、光線が通過するサブ空間の存在しない画素 については、その終了フィールドに処理終了が書き込ま れる (ステップS 403)。

【0103】次に、終了フィールドが未終了状態である。 画素が1つ選択され(ステップS404)、そのサブ空 間フィールドが示すサブ空間に存在するオブジェクトデ ータが主メモリからローカルメモリに読み込まれる(ス テップS405)。そして、選択された画素と読み込ま れたオブジェクトとの交差判定が行われる。さらに、そ のサブ空間をサブ空間フィールドに示す他の画素がある 場合には、その画素についても同様に交差判定が行われ る。交差する場合には、視点からその交点までの距離が 求められる。そして、その求められた距離が、距離フィ 40 ールドの値よりも小さければ、オブジェクトフィール ド、交点座標フィールドおよび距離フィールドの書き換 えが行われる。そして、終了フィールドにその画素の処 理が終了したことが書き込まれる。ステップS405で 読み込まれたオブジェクトデータが複数ある場合には、 すべてのオブジェクトについて同様に行われる(ステッ プS406)。すべての画素の処理が終了すると(ステ ップS407YES)、この動作は終了する。

【0104】この動作終了後、各画素のエントリには、 びp2の両方の終了フィールドに、処理が終了したこと 交差判定の結果が示される。すなわち、いずれのオプジ 50 が書き込まれる。具体的には処理の終了を意味する「Ye

エクトとも交差しない端来の断離フィールドは無限大の 重まである。一方、いずれかのオブジェクトと交差する 画素のオブジェクトフィールドは、その交点を標 エクトの番号を、交点座標フィールドは、その交点座標 を、新種フィールドは、視点からその交点までの距離 を、それぞ礼格制している社でである。

【0105】次に、上記のステータステーブルに対する 書き込みが、どのように行われるかについて図る2、図 33 (a) 万を図34 (g) を用いて認明する。ここで 10 は、図32に示す2次元平面内のオブジェクトとの交差 判定を行う場合について認明する。また、図33 (a) 万を図34 (g) は、図3のオブジェクトとの交差 定における、ステータステーブルの変化を示す図であ る。図32では、認明の簡単化を図るため、処理対象の 空間を2次元ご説明するが、処理対象が3次元空間であ っても何ら異なる点はない、図32に示すように、この 2、から364の時、の時が存在している。そして2次元 空間108は、サブ空間51、22、33 (4,55,56,57,58,58,5 20 10,511,512,513に分割されている。スクリーン110上 には、4つの画来りの、り1, p2、p3 がある。

【0 1 0 6】 ステータステーブルの各エントリが初期化 される。具体的には、株子フィールドは、未終了状態 (No) に、野曜フィールドは、素数大(つ) に、それぞ れ設定される。また、その他のフィールド(サブ空間フィールド、オブジェクトフィールド、交点経験フィール りは、リセットされる(図 3 3 (a) 参照)

【0107】最初、すべての画素p 0 分至 p 3 は、処理 が未終了である。したがって、すべての画素が選択され 30 る、そして、各画素を通過する光線が、次に通過するサ プ空間が特定される。特定されたサプ空間が、各画素に 対応するサブ空間フィールドに、書き込まれる。図 3 2 では、各画素を通過する光線はすべて、長初、サブ空間 S 1 2 を通過する。したがって、各サブ空間フィールド には、「S 1 2」が書き込まれる(図 3 3 (b)参 題)。

【0108】サブ空間S12内のオブジェクトobj5の bj6のデータが、主メモリからローカルメモリに読み込 まれる。そして、各両書の光線とのj6まとがらbj6との 交差物定が行われる。図32では、画素り00光線がか j5と交差し、画素り00オブジェクトフィールドに、オブジェクトobj5が、交点座標フィールドに、交点座標 1、y1)が、距離フィールドに、距離 1が、それぞ れ書込まれる。同様に、画素り20オブジェクトフィールドに、オブジェクトobj6が、交点座標フィールドに、距離 1が、それ 作書込まれる。同様に、画素り20オブジェクトフィールドに、大力ジェクトobj6が、交点座標フィールド 離 2が、それぞれ書き込まれる。そして画素り0お びり20両方の菓ブフィールドに、処理が終了したと が書と込まれる。具体的には便りの終了を意味する「ye が書き込まれる。具体的には便りの終了を意味する「ye (17)

s」が、書き込まれる(図33(c)参照)。 【0109】未終了状態の画素p1およびp3が選択さ れる。そして、各画素の光線が、次に通過するサブ空間 が特定される。図32では、画素p1およびp3の光線 は、サブ空間S12の次に、サブ空間S13を通過す る。 画素 p 1 および p 3 のサブ空間フィールドには、 「S13」が書き込まれる(図33(d)参照)。 【0 1 1 0】サブ空間 S 1 3内のオブジェクトobi 6の

データが、主メモリからローカルメモリに読み込まれ る。そして、画素 p 1 および p 3 の光線とobj6との交差 10 判定が行なわれる。図32では、画素p1およびp3の 光線は共に、オブジェクトobi 6 とは交差しない。した がって、画素p1およびp3それぞれのオブジェクトフ ィールド、交点座標フィールド、距離フィールドは、変 化しない (図33(d)参照)。

【0111】再び、未終了状態の画素p1およびp3が 選択される。そして、各画素の光線が、次に通過するサ ブ空間が特定される。図32では、画素p1およびp3 の光線は、サブ空間 S 1 3 の次に、サブ空間 S 1 0 を通 過する。画素p 1 およびp 3のサブ空間フィールドに は、「S10」が書き込まれる(図34(e)参照)。 【0 1 1 2】 サブ空間 S 1 0内のオブジェクトobj 3の データが、主メモリからローカルメモリに読み込まれ る。そして、画素p1およびp3の光線とobi3との交 差判定が行なわれる。図32では、画素p1の光線は、 ob|3と交差する。画素p1のオブジェクトフィールド に、オブジェクトobi 3が、交点座標フィールドに、交 点座標(x3, v3)が、距離フィールドに、距離d3 が、それぞれ書き込まれる。そして、終了フィールド に、「Yes」が、書き込まれる。一方、画素 p 3 の光線 は、オプジェクトobj3とは交差しない。したがって、 画素 p 3のオブジェクトフィールド、交点座標フィール ド、距離フィールドは、変化しない(図34(f)参 昭).

【0113】以下、同様に処理が行なわれる。図32で は、画素p3の光線は、いずれのサブ空間とは交差しな い。したがって、画素p3の終了フィールドに、「Ye s」が書き込まれる。また、距離フィールドは、無限大 (∞) のままとなる(図34(g) 参照)。

【0114】以上説明したように、本発明の第5の実施 40 の形態によれば、主メモリからローカルメモリへのデー タ転送量を大幅に低減することができる。したがって、 画像処理の高速化を図ることができる。たとえば、プロ セッサに従属するローカルメモリの容量が s 、3 次元空 間内のすべてのオブジェクトデータがローカルメモリ容 量sの Γ 倍、画素の数が n の場合、転送されるデータ量 は、s・r・nとなる。なぜなら、従来では、各画素ご とにすべてのオブジェクトデータを順にロードして交差 判定を行い、順に輝度を求めていくからである。一方、 本発明の第5の実施の形態では、すべてのオブジェクト 50 して、この値が大きいことは、そのプロセッサの処理時

データは、一度だけ主メモリからローカルメモリに転送 されるだけである。したがって、転送されるデータ量は s・rで済む。

【0115】さらに、空間分割によっても、各サブ空間 に含まれるオブジェクトのデータが各プロセッサに従属 するローカルメモリの容量よりも大きくなってしまう場 合、同様に上記方法によりデータ転送量を大幅に低減で きる。また、オブジェクトデータの先続みが可能なシス テムにおいては、複数の画素の処理が終了するまでに次 のオプジェクトデータの転送が終了していればよい。こ のため、本発明の第5の実施の形態によれば、従来と比 べて転送のオーバーヘッドが生じにくい。1つの主メモ リを有し、複数のプロセッサを用いて並列に画像処理を 行う画像処理システムでは、アクセス要求の競合からデ ータ転送のオーバーヘッドが大きい。したがって、本発 明の第5の実施の形態は、このようなシステムに非常に 有効である。

【0116】 (第6の実施の形態) 次に、本発明の第6 の実施の形態について説明する。アニメーション(動 20 画)の1コマを均等な画素数の領域に分割し、各領域を 複数のプロセッサで分担して画像処理する場合、各プロ セッサに割り当てられた領域内の物体の数や形状の違い により、各プロセッサの処理時間に大きな差が生じるこ とがある。1コマ全体の描画に要する時間は、各プロセ ッサの描画処理の中で最も長いものに依存してしまう。 このため、1つのプロセッサの処理時間が他と比べて極 端に長いと、全体としては画像処理の遅延化を招いてし まう。また、先行して処理が終了したプロセッサは他の すべてのプロセッサの処理が終了するまでは何も処理し 30 ない状態となる。このことは、プロセッサの利用効率を 低下させる。

【0117】本発明の第6の実施の形態は、各プロセッ サの処理時間をできるだけ均等にすることで、1コマの 描画に要する時間を短縮する。それにより、各プロセッ サの利用効率を向上させる。具体的には、この第6の実 施の形態では、直前の1コマの画像処理の際の、各プロ セッサの処理時間や演算量を表す情報に基づいて、次の 1コマの画像処理における、各プロセッサに割り当てる 領域の大きさを調整する。そして、領域の大きさの調整 によって、各プロセッサの処理時間をできるだけ均等に する。本発明の第6の実施の形態は、連続するコマ同士 の類似性に着目したものである。

【0118】「各プロセッサの処理時間や演算量を表す 情報(以下、「演算量情報」と呼ぶ)」としては、たと えば各プロセッサの消費処理時間、実行サイクル数、ロ ーカルメモリのミス率等が挙げられる。1コマの描画に おいてこの演算情報量の値が他より大きいプロセッサ は、連続するコマどうしの類似性により、その次のコマ の描画においても大きな値を持つことが予想される。そ 間が他のプロセッサと比べて長いことを意味する。そこ で、1コマの描画処理においてこの値が大きいプロセッ サに対しては描画処理における分担領域を小さくするこ とで、次の1コマにおける処理時間の短縮化を図る。こ こでは、演算量情報として、各プロセッサの実行サイク ル数を用いた場合について説明する。もちろん、消費処 理時間、ローカルメモリのミス率等を用いても、何ら変 わることはない。また、各プロセッサは、少なくとも1 つの画素プロック (画素の集合) の処理を担当する。各 画素プロックは、2×2 (=4) 画素で構成されてい

【0119】1コマの描画処理における、各プロセッサ が担当する画素プロックの数は、直前描画情報に基づい

ある。 て決定される。「直前描画情報」とは、直前の1コマの* [0121]

0000 0000 0000 0000 0000 0000 0000 0000 0011 1011 1001 1010 1100 1010 0000 0000

"1"が立つ最上位ピットは、LSBから30ビット目 である。したがって、この場合、ビット縮退した値、つ まり演算量情報は、30となる。ここで、実際の実行サ の最大値は64となる。6ピットのパターンは26=6 4 通りある。したがって、それらのビットパターンによ って、0から26-1までの数値を十分表すことができ

【0122】また、各プロセッサは複数の画表プロック の処理を行うので、各プロセッサの油算量情報は各画素※

※プロックの処理に要した油筒量情報の累積となる。油筒 量情報は、実行サイクル数をビット縮退したものであ る。したがって、演算量情報の累積は、1 画素の演算量 イクル数を64ビットで表した場合、ビット縮退した値20情報に、次の両素の海算量情報が示すビットに、"1"

* 描画処理における、各プロセッサの演算量情報を表す値

の集合である。たとえばプロセッサが4つであれば直前

描画情報は4つの整数の組となる。演算量情報として、

実行サイクル数を採用した場合、その表示は実際の実行

サイクル数をビット縮退したもので行う。データ送信量

の低減のためである。具体的には、実行サイクル数を6

"1"が立つ最上位ピットの位置を演算量情報とする。

【0120】たとえば実行サイクル数が10億である場

合、64ビットの2進数の固定小数点数は、次の通りで

小数点位置は、最下位ピット (least significant bi

10 t; LSB) の右に固定される。

4ビットの2准数の固定小数点数で表現した場合に、

を加算することで行われる。 【0123】たとえば1両素の演算量情報が30の場 合、64ピットの2准数の固定小数点数は、次の通りで ある。

[0124]

0000 0000 0000 0000 0000 0000 0000 0000 0010 0000 0000 0000 0000 0000 0000 0000

次の画素の演算量情報が29の場合、LSBから29ビ ★【0125】

ット目に1を加算する。

±30 0000 0000 0000 0000 0000 0000 0000 0000 0001 0000 0000 0000 0000 0000 0000 0000

次の画素の演算量情報が29の場合、LSBから29ビ ☆【0126】 ット目に1を加算する。

0000 0000 図35に、4つのプロセッサ(プロセッサ0、プロセッ サ1、プロセッサ2およびプロセッサ3)で16個の画 素ブロックの描画を実行した場合における、各画素の描 の例を示す。この描画処理では、各プロセッサそれぞれ に、4つの画素ブロックが割り当てられている。図35 では、プロセッサ0の実行サイクル数は16500、プ ロセッサ1の実行サイクル数は70000、プロセッサ 2の実行サイクル数は5500、プロセッサ3の実行サ イクル数は7500、である。これらの値から、図35 の場合の直前描画情報は、次のようになる。

【0127】 (プロセッサ0、プロセッサ1、プロセッ t_2 , τ_2 6656. 9728)

この直前描画情報は、プロセッサ1の実行サイクル数が 他と比べて突出して大きいことを示している。つまり、 プロセッサ1の描画処理に要した時間が最も長かったこ 画に要した実行サイクル数およびそのビット縮退した値 40 とを意味している。そこで、次のコマの描画処理の際に はプロセッサ1に割り当てる画素プロックの数を減じ、 プロセッサ間の実行サイクル数の差を小さくする。具体 的には、以下の式から各プロセッサが次のコマで担当す る画素ブロックの数を決定する。

[0128] y = (16/x) / ((1/A) + (1/A))B) + (1/C) + (1/D)ここで、 y:次のコマの描画処理の際に、各プロセッサ に割り当てられる画素プロックの数、x:各プロセッサ の演算量情報の値の和、A:プロセッサ 0 の演算量情報

50 の値、B:プロセッサ1の海算量情報の値、C:プロセ

ッサ2の演算量情報の値、D:プロセッサ3の演算量情報の値、である。

- 【0129】すなわち、次のコマで、各プロセッサに割り当てられる両素プロックの数は、各プロセッサの直前のコマの演算量情報の値に反比例して配分される。図35の場合、各プロセッサが次のコマの描画の際に割り当てられる両素プロックの数は、次のようになる。
- 【0130】(プロセッサ0, プロセッサ1, プロセッサ2, プロセッサ3) = (2. 11, 0. 46, 7. 97, 5. 45)
- ここで、画素ブロックの数は自然数でなければならない。そこで、次の調整方法が用いられる。
- 【0131】(1)小数点以下を四捨五入する。
- 【0131】(1) 小数点以下を目音五人り。 【0132】(2) 1未満の数値は1とする。
- 【0133】(3)4つの数値の合計を16とする。
- 【0134】したがって、図35の場合、各プロセッサ が次のコマの描画の際に割り当てられる画素プロックの 数は、結局次のようになる。
- [0135] ($\neg DU = 0$), $\neg DU = 0$) $\neg U = 0$, $\neg U = 0$
- たとえば次のコマが直前のコマと同一の画像を描画する ものである場合、この結果に基づいて、図36に示すよ うに、各プロセッサに割り当てられる画素プロックの数 を調整すれば良い。この場合、プロセッサの実行サイ クル数は3500、プロセッサ1の実行サイクル数は4 0000、プロセッサ2の実行サイクル数は3850 、プロセッサ3の実行サイクル数は17500、であ る。直前のコマの描画の際には最大実行サイクル数は7
- る。直前のコマの描画の際には最大実行サイクル数はプロセッサ1の70000である。今回のコマの描画では 最大実行サイクル数はプロセッサ1の4000とな り、3000サイクルが削減される。
- 【0136】本発明の第6の実施の形態によれば、各プロセッサの描画時間をできるだけ均等にし、画像処理の効率化を図ることができる。
- 【0137】(第7の実施の形態)次に、本発射の第7 の実施の形態について説明する、名プロセッサの計算時間は、担当領域の大きさおよびその中に存在するオブジェクトの数に比例する。したがって、担当する領域にオブジェクトが少ないプロセッサとでは、その処理時間に会が生 40 とる。そのため、1画像の補海処理時間に会が生 40 とる。そのため、1画像の補海処理時間に会が生 40 とび、アセッサの処理時間に発行するとになる。
- [0138] 本発明の第7の実施の形態では、担当領域の処理を先に終了したプロセッサが、他のプロセッサが、租当する未処理領域を、さらに処理することで、両像処理の効率化を図るものである。以下、本発明の第7の実施の形態について図る7 (A) 乃至(D)、図38(A) 乃至(C) を用いて認明する。図37 (A) 乃至(A) 乃至(C) を用いて認明する。図37 (A) 乃至(C) を知いて認明さん。図37 (A) 乃至(C) を知いて認明さん。図37 (A) 乃至(C) を知いて認明さん。図37 (A) 乃至(C) を知いて認明されている。
- (D) は、4つのプロセッサ1, 2, 3, 4によって画像処理される画面の例を示す図、図38(A) 乃至

(C) は、プロセッサの処理方向の例を示す関である。 【の139】図37(A)は、処理対象となる両面を示している。点線で区切られた領域(以下、「単位領域」と呼ぶ)は、各プロセッサが一度に取り扱うことのできる領域である。単位領域10処理に要する時間を11、電位領域Mの処理に要する時間を41、形成級(Nの処理に要する時間を81とする。図37(A)に示すように、各プロセッサぞれぞれには、6つの単位領域からなる策較が、割り当てられている。

36

- 10 【0140】各プロセッサの単位領域を処理する順番を 決定する際に、次の2つの判断基準を用いる。
 - 【0141】 (1) プロセッサは基本的には担当領域の 端に接しない単位領域に向かって処理を行なうこと。つ まり、担当領域の内部から両面中心方向の端に接する単 位領域に向かって処理を行うこと。
 - 【0142】(2)プロセッサはできるだけ隣接する単 位領域を順に処理していくこと。
- 【0143】 ここで、その処理順番としては、たとえば 図38(A) の消巻状に進む順、図38(B) の放射状 に進む順、図38(C) の螺旋状に進む順、あるいはこ れらの組合わせにより 礁型値形ある。
 - 【0144】図37(A)では、各プロセッサが担当する単位領域はすべて、それぞれの担当領域の端に接している。そこで、たとえば図37(B)に示す順で、各プロセッサの処理が進められる。
 - 【0145】図37(C)は、処理開始から時間9 tが 経過した時点の処理の進捗状況を示す図である。この時 点では、プロセッサ2は担当領域の処理を終了してい
- る。プロセッサ2は最後と処理を行った単位領域に隣接 30 する、他のプロセッサに割り当てられた領域の処理を らに適める。ここではプロセッサ2が最後に処理を行っ た単位領域に隣接する領域はプロセッサ1に割り当てら れた領域である。そして、その領域はこの時点では未処 理である。したがって、プロセッサ2はプロセッサ1の 割り当てられた未処理範値の処理を進める。
 - 【0146】図37(D)は、処理開始から時間131 が経過した時点の処理の状況を示す図である。この時点 ですべてのブロセッサの処理を修了し、両面全体の描画 処理砂線了している。各プロセッサが担当領域のみを処 理するとした場合、画面全体の描画型は最も処理時間 の長いプロセッサに律束される。是も長い処理時間を要 するのはプロセッサ」であり、その処理時間とほっている なる。つまり、本例の場合、時間31だり短離されていることがわかる。
 - 【0147】本発明の第7の実施の形態によれば、負荷の軽いプロセッサが負荷の重いプロセッサの処理を補助することにより、各プロセッサの処理時間の平均化が図られる。その結果、画像処理の高速化が実現される。 【0148】
- 50 【発明の効果】本発明によれば、画像処理する計算機の

処理能力を向上させることができる。このため、高度な 画像処理を安価なシステムで実現することができる。 【図面の簡単な説明】

【図1】本発明に係る画像処理方法で使用されるレイト レーシングを説明する概念図である。

【図2】図1のスクリーン24を階層分割した例を示す 図である。

【図3】本発明に係る画像処理装置のハードウェア構成 を示すブロック図である。

【図4】(A)は、2次元のオクツリーを説明する概念 10 図、(B)は、3次元のオクツリーを説明する概念図で ある。

【図5】9つのオブジェクト (obj0, obj1, obj2, …. obi 8) が存在する2次元空間に対して、2次元の オクツリーを適用した場合を説明する図である。

【図6】図5に示した階層構造の2次元空間をレイトレ ーシングに適用した場合を説明する図である。

【図7】本発明の第1の実施の形態に係る画像処理シス テムの機成を示す図である。

【図8】本発明の第1の実施の形態に係る画像処理方法 20 の処理手順を示すフローチャートである。

【図9】本発明の第2の実施の形態に係る画像処理方法 の処理手順を示すフローチャートである。

【図10】図5に示した階層構造の2次元空間をビーム トレーシングに適用した場合を説明する図である。

【図11】(A)は、本発明の第3の実施の形態に係 る、論理的に分割された2つの領域を有するデータキャ ッシュを備えた、ローカルメモリの構造を示すプロック 図、(B)は、本発明の第3の実施の形態に係る、物理 的に分割された2つの領域を有するデータキャッシュを 30 備えた。ローカルメモリの構造を示すプロック図であ

【図12】(A)は、一般的なフルアソシアティブ方式 のキャッシュ機告を示す図. (B) は、一般的なダイレ クトマップ方式のキャッシュ構造を示す図である。

【図13】本発明の第3の実施の形態に係るオブジェク トデータキャッシュに格納されるオブジェクトデータ例 を示す。

【図14】本発明の第3の実施の形態に係るオブジェク トデータキャッシュの構造を示す図である。

【図15】(A)は、図14に示したキャッシュメモリ 76の構成を示す図、(B)は、図14に示したキャッ シュテーブル78の構成を示す図である。

【図16】本発明の第3の実施の形態に係るオブジェク トデータキャッシュの、オブジェクトヒット時における 動作を説明する図である。

【図17】本発明の第3の実施の形態に係るオブジェク トデータキャッシュの、オブジェクトミス時における動 作を説明する図である。

トデータキャッシュに格納される、複数のオブジェクト データ例を示す。

【図19】(a) 乃至(e) は、本発明の第3の実施の 形態に係るオブジェクトデータキャッシュが、図18の データを格納する際における、キャッシュメモリおよび キャッシュテーブルの内容の変化を示す図である。

【図20】本発明の第4の実施の形態を説明する際に用 いられる例である、共有メモリ型マルチプロセッサを示 す図である。

【図21】図20のプロセッサ92-0からのアクセス 要求とプロセッサ92-1からのアクセス要求の両方 が、共有メモリ90の「0x1000」番地への読み込みアク セスである場合を示す。

【図22】(A)は、図20のプロセッサ92-0から の1ワード(4パイト)アクセス要求が、共有メモリ9 0の「0x1000」番地への読み込みアクセス、プロセッサ 92-1からの1ワードアクセス要求が、「0x1004 | 番 地への読み込むアクセス、である場合であって、この2 つのアクセス要求がコンパイン不可である場合を示す 図、(B)は、図20のプロセッサ92-0からの1ワ

ード(4パイト)アクセス要求が、共有メモリ90の 「0x1000」番地への読み込みアクセス、プロセッサ92 - 1 からの 1 ワードアクセス要求が、「0x1004」番地へ の読み込むアクセス、である場合であって、この2つの アクセス要求が拡張コンパイン可能である場合を示す図 である。

【図23】本発明の第4の実施の形態に係る待ち行列シ ステムの構成を示す図である。

【図24】図23の調停部の構成を示す図である。

【図25】図23の比較部の構成を示す図である。

【図26】図23の待ち行列部の構成を示す図である。 【図27】図26のコンバイン情報テーブルを示す図で あって、プロセッサ Oからアドレス「0x1010」への 4wo rd-Burst-readと、プロセッサ1からアドレス「0x100 8: への2word-Burst-readと、プロセッサ2およびプロ セッサ3からアドレス「0x1000」への2word-Burst-rea dと、が拡張コンバインされている場合を示す図であ

【図28】図26のコンバイン情報テーブルを示す図で 40 あって、プロセッサ2およびプロセッサ5からアドレス 「0x1000」へのByte-readと、プロセッサ4からアドレ ス「0x1002」へのBvte-Readと、が拡張コンパインされ ている場合を示す図である。

る。

【図29】図23の待ち行列部に備えられる、パッファ メモリの構成を示す図である。

【図30】本発明の第5の実施の形態に係る画像処理方 法の処理手順を示すフローチャートである。

【図31】本発明の第5の実施の形態に係る画像処理方 法の処理手順を示すフローチャートであって、処理対象 【図18】本発明の第3の実施の形態に係るオブジェク 50 の3次元空間がオクツリーで空間分割されている場合を

S201

示すフローチャートである。

【図32】本発明の第5の実施の形態を説明する際に用 いられる例である、2次元空間内のオブジェクトとの交 差判定を行なう場合を示す図である。

【図33】(a) 乃至(d)は、図32の交差判定を行 なう際の、ステータステーブルの内容の変化を示す図で ある(その1)。

【図34】(e) 乃至(g)は、図32の交差判定を行 なう際の、ステータステーブルの内容の変化を示す図で ある (その2)。

【図35】本発明の第6の実施の形態を説明する際に用 いられる例である、4つのプロセッサ (プロセッサ0、 プロセッサ1、プロセッサ2およびプロセッサ3)で1 6個の画素プロックの描画を実行した場合における、各 画素の描画に要した実行サイクル数およびそのビット縮 退した値を示す図である。

【図36】図35の4つのプロセッサに割り当てられる 画素ブロックの、調整後の数を示す図である。

【図37】(A)乃至(D)は、本発明の第7の実施の 形態を説明する際に用いられる例である、4つのプロセ 20 82 オブジェクトトランスファコントローラ ッサ1、2、3、4によって画像処理される画面の、時 間と共に変化する処理状況を示す図である。

【図38】(A)は、図37のプロセッサ1、2、3、 4の処理方向が渦巻状である場合を示す図、(B)は、 放射状である場合を示す図、(C)は、螺旋状である場 合を示す図である。

【符号の説明】

10 光源

12, 14, 16 オブジェクト

18 視点

*20 画表 22 光線(レイ)

24 スクリーン

26 サブ・スクリーン

28 サブ・サブ・スクリーン

30.80 主メモリ 32.92 プロセッサ

34, 36, 38, 48, 64, 68 プロセッサコア

40, 42, 44 ローカルメモリ 10 46,62,90 共有メモリ

50. 54, 60, 94 ネットワーク

52 チップ

56 ボード

58 コンピュータ

66 データキャッシュ

70 階層構造データキャッシュ

72. 74 オブジェクトデータキャッシュ

76 キャッシュメモリ

78 キャッシュテーブル

84 CPU

86 加質器

88 レジスタ 9 6 調停部


9.8 比較部


100 待ち行列部


102 マルチキャスト部 104 マルチプレクサ


106 アクセステーブル


*30 108 2次元空間


























[图19]


0 1 2 3	V 0 0 0 0			0 1 2 3	0 0	00, NG	0 -	0 1 2 3	1 0 0	1 2 -	0 4 -
		en. No.	DATA	,		en. No.	DATA		v.	en. No.	DATA
0	0	-	~	0	1	0	obj1-data1	0	1	0	onj1-data1
1	0			1 1	1	0	ob) 1-data2] 1	1	0	obj1-data2
2	0		-	2	1	0	ob;1-data3	2	1	0	chi1-data3
3	0			3	1	0	ob; 1-data4	3	1	0	obj1-data4
4	0] 4	0		-	4	1	1	obj2-data1
5	0	-] 5	0	-	-] 5	1	1	obj2-data2
6	0] 6	0			6	1	1	obj2-data3
7	0	-	-	7	0	-	-	7	1	1	obj2-data4
8	0	-	-	8	0			8	1	1	obj2-data5
9	0] 9	ō	-	-	9	1	1	obj2-data6
10	0		_	10	0		-	10	1	1	obj2-data7
11	0			1 11	O	_	-	1 11	1	1	obj2-data8
12	0	-		1 12	C	-	-	12	0		-
18	0		_	13	0	-	-	13	0	-	***
14	0			14	0	1001	-	14	0	-	-
15	0	-		15	C			15	0	-	_
		-	(a)		-		(b)				(c)

	v	ob. No.	S. I. No.
0	1	1	0
1	1	2	4
2	1	3	12

	v	ob. No.	S. L. No.
0	0	1	0
- 1	1	2	A
2	1	3	12
3	0		-


	v	CIT. PAGE	DATA			
0	0	0	obj1-data1			
1	Q	0	obj1-data2			
2	0	0	obj1-data3			
3	0	0	obj1-data4			
4 5 8	0	1	obj2-data1			
5	0	1	obj2-data2			
8	0	1	obj2~data3			
7	0	1	obj2-data4			
8	0	1	obj2~data5			
9	0	1	obj2-data6			
10	0	1	obj2-data7			
11	0	1	obj2-data8			
12	0	2	obj3-data1			
13	0	2	obj3-data2			
14	0	2	obj3-data3			
15	0	2	obj3-data4			
(d)						

	ν	ETT. PKA.	DAIN			
0	1	2	obj3-data5			
1	1	2	obj3~data6			
2	1	0	obj1-data3			
3	1	0	obj1-data4			
4	1	1	obj2-data1			
5	1	1	obj2-data2			
6	1	1	obj2-data3			
7	1	1	obj2-data4			
8	1	1	obj2-data5			
9	1	1	obj2-data6			
10	1	1	obj2-data7			
11	1	1	obj2-data8			
12	1	2	obj3-data1			
13	1	2	obj3-data2			
14	1	2	obj3-data3			
15	1	2	obj3-data4			
	(e)					



[M32] [M33]

(a)



資泉No.	#T	サブ空間	オブジェクト	黎福斯交	狂龍
00	No			_	90
p1	No	-	_		60
p2	No		_	_	00
р3	No		_	_	00

(D)					
資業No.	終了	サブ空間	オブジェクト	交易影響	班際
00	No	\$12	1 - 1		00
p1	No	512	T T		00
p2	No	\$12			00
р3	No	\$12	_		DO .

(6)					
資業No.	終了	サブ空間	オブジェクト	交点盔梁	. 胜效
pi0	Yes	\$12	obj5	(x1.y1)	di
pl	No	\$12	1		00
p2	Yes	512	6(do	(x2,y2)	d2
р3	No	\$12			00

(d)					
百余No.	終了	サブ空間	オブジェクト	交点差额	55.00
ρQ	Yes	\$12	ob/5	(x1,y1)	di
fq	No	518			90
D2	Yes	512	8ida	(x2,y2)	62
ρЗ	No	\$13	T 1		00

[図34] [図35]

(e)				
商者No.	終了	サブ祭司	オプジェクト	交点重

商素No.	終了	サブ寮間	オプジェクト	交点整层	距離
ρOq	Ves	312	ob;5	(x1,y1)	d1
p1	No	\$10			œ
p2	Yes	S12	cbi6	(x2.y2)	d2
рЗ	No	310			-00

サイクル数	サイクル数	サイタル数	サイクル数
3000	10000	10000	10000
ピット網辺	ピット輸退	ピット報道	ピット報道
12	14	14 サイクル数	14
1600	3000	3000	3000
ピット株選	ピット網語	ピット輸退	ピット報選
10	12	12	12
サイクル数	サイケル数	サイクル数	サイクル数
500	1000	1000	500
ピット輸送	ピット総通 10	ピット報送 10	ピット機選

(f)

画角No.	終了	サブ空間	マブジェクト	交点度標	高期
pO	Yes	812	pblő	(x1,y1)	ďΊ
lq.	Yes	810	Olida	(x3,y3)	d3
p2	Yes	\$12	obj8	(x2,y2)	d2
E/G	No	810			60


(g)

質素No	# 7	サブ空間	スプジェクト	变点皮核	遊騰
ρC	Yes	\$12	00/5	(x1,y1)	d1
pl	Yes	810	01100	(x3,y3)	d3
p2	Yes	512	0M8	(x2,y2)	d2
Sa.	Yes				130

[図37]



[図36] (B)




&mirez	4
	ASSESSED NO.
1	
Beeten	emony

(C)

(D)

\$size	gss	-	833	-
\$memo:	esast.	il.	wow	
granous	ccess	r	,,,,,,,	
Seeden	\$	Ŷ	922	m.



フロントページの続き

(72)発明者 安川 英樹

每 次川 央側 神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝マイクロエレクトロニクスセンター内

(72)発明者 渡辺 幸男

神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝マイクロエレクトロニクスセン ター内 (72)発明者 亀井 貴之

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝マイクロエレクトロニクスセン ター内

(72)発明者 雨坪 孝尚

神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝マイクロエレクトロニクスセン ター内